[发明专利]DAC的采样时钟生成方法及装置有效
| 申请号： | 201210519472.9 | 申请日： | 2012-12-06 |
| 公开（公告）号： | CN103023507A | 公开（公告）日： | 2013-04-03 |
| 发明（设计）人： | 智国宁;王石记;杨依珍;肇启明 | 申请（专利权）人： | 北京航天测控技术有限公司 |
| 主分类号： | H03M1/66 | 分类号： | H03M1/66 |
| 代理公司： | 工业和信息化部电子专利中心 11010 | 代理人： | 吴永亮 |
| 地址： | 100041 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种DAC的采样时钟生成方法及装置。该方法包括：时钟选择单元通过现场可编程门阵列FPGA内部的多路选择器选择需要输入的参考时钟；锁相倍频单元通过直接数字控制DDS芯片内部的锁相环PLL电路对参考时钟进行锁相倍频，将参考时钟的频率扩大到预定频率；采样时钟生成单元通过DDS芯片内部的数字控制振荡器NCO将预定频率的参考时钟作为工作参考时钟，生成预定范围内的可变采样时钟信号；滤波单元通过低通滤波器对可变采样时钟信号进行滤波，并输出滤波后的可变采样时钟信号，作为DAC的采样时钟。 | ||
| 搜索关键词： | dac 采样 时钟 生成 方法 装置 | ||
【主权项】：
一种数模转换器DAC的采样时钟生成方法，其特征在于，包括：时钟选择单元通过现场可编程门阵列FPGA内部的多路选择器选择需要输入的参考时钟；锁相倍频单元通过直接数字控制DDS芯片内部的锁相环PLL电路对所述参考时钟进行锁相倍频，将所述参考时钟的频率扩大到预定频率；采样时钟生成单元通过DDS芯片内部的数字控制振荡器NCO将所述预定频率的参考时钟作为工作参考时钟，生成预定范围内的可变采样时钟信号；滤波单元通过低通滤波器对所述可变采样时钟信号进行滤波，并输出滤波后的所述可变采样时钟信号，作为所述DAC的采样时钟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京航天测控技术有限公司，未经北京航天测控技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210519472.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种铝制液压式可倒下桅杆
- 下一篇：一种吊装用连接板
