[发明专利]一种垂直沟道型三维半导体存储器件及其制备方法在审

专利信息
申请号: 201210539211.3 申请日: 2012-12-13
公开(公告)号: CN103872055A 公开(公告)日: 2014-06-18
发明(设计)人: 霍宗亮;刘明 申请(专利权)人: 中国科学院微电子研究所
主分类号: H01L27/115 分类号: H01L27/115;H01L29/10;H01L21/8247
代理公司: 中科专利商标代理有限责任公司 11021 代理人: 任岩
地址: 100083 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种垂直沟道型三维半导体存储器件及其制备方法,该三维半导体存储器件包括:衬底;在该衬底上依次交替淀积绝缘层和电极材料层形成的多层膜结构;刻蚀该多层膜结构至该衬底形成的多个通孔;在该多个通孔内壁依次淀积阻挡层、存储层和隧穿层形成的多个栅堆栈;在该多个栅堆栈的隧穿层表面淀积沟道材料而形成的多个空心沟道;在该空心沟道上方位线连接用接触孔接触区形成的漏级;以及在该空心沟道下方通孔与衬底接触区形成的源极。本发明有效地克服了传统多晶硅沟道低载流子迁移率所带来的小的开态沟道电流的技术难题,并提高了垂直向各存储单元存储性能的一致性和可靠性,降低了垂直沟道的制造难度和成本。
搜索关键词: 一种 垂直 沟道 三维 半导体 存储 器件 及其 制备 方法
【主权项】:
一种垂直沟道型三维半导体存储器件,其特征在于,包括:一衬底;在该衬底上依次交替淀积绝缘层和电极材料层形成的多层膜结构;刻蚀该多层膜结构至该衬底形成的多个通孔,该通孔用以定义出沟道区域;在该多个通孔内壁依次淀积阻挡层、存储层和隧穿层形成的多个栅堆栈;在该多个栅堆栈的隧穿层表面淀积沟道材料而形成的多个空心沟道;在该空心沟道上方位线连接用接触孔接触区形成的漏级;以及在该空心沟道下方通孔与衬底接触区形成的源极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201210539211.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top