[发明专利]PowerPC系统控制器无效
| 申请号： | 201210541532.7 | 申请日： | 2012-12-13 |
| 公开（公告）号： | CN103034558A | 公开（公告）日： | 2013-04-10 |
| 发明（设计）人： | 王经典;杨爱良;高磊;彭俊 | 申请（专利权）人： | 中国航空无线电电子研究所 |
| 主分类号： | G06F11/10 | 分类号： | G06F11/10 |
| 代理公司： | 上海和跃知识产权代理事务所(普通合伙) 31239 | 代理人： | 杜林雪 |
| 地址： | 200233 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种PowerPC系统控制器，其包括处理器总线接口等，处理器总线接口、DMA控制器、GPIO模块、复位中断模块、内存控制器、BIT模块、FLASH控制器、I2C控制器都与片内总线连接；处理器总线接口完成处理器控制流、数据流的处理；内存控制器完成对内存的存取控制，数据总线上采用ECC检验和保护；DMA控制器完成数据在不同设备间高速传输；BIT模块完成对内存的高速测试；GPIO模块完成外部离散接口的输入输出控制；FLASH控制器完成对FLASH的擦除、编程、读出等操作；复位中断模块完成外部各类复位信号的处理；片内总线完成各子模块的互联。本发明增大校验的范围，且能纠正错误。 | ||
| 搜索关键词： | powerpc 系统 控制器 | ||
【主权项】：
一种PowerPC系统控制器，其特征在于，其包括处理器总线接口、DMA控制器、GPIO模块、复位中断模块、片内总线、内存控制器、BIT模块、FLASH控制器、I2C控制器，处理器总线接口、DMA控制器、GPIO模块、复位中断模块、内存控制器、BIT模块、FLASH控制器、I2C控制器都与片内总线连接；处理器总线接口完成处理器控制流、数据流的处理，在总线数据周期内上采用ECC来实现数据可靠性保护；内存控制器完成对内存的存取控制，数据总线上采用ECC检验和保护；DMA控制器完成数据在不同设备间高速传输；BIT模块完成对内存的高速测试；GPIO模块完成外部离散接口的输入输出控制；FLASH控制器完成对FLASH的擦除、编程、读出等操作；复位中断模块完成外部各类复位信号的处理，产生各类中断信号待处理器处理；片内总线完成各子模块的互联；I2C控制器完成与外围I2C接口设备的通信。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国航空无线电电子研究所，未经中国航空无线电电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210541532.7/，转载请声明来源钻瓜专利网。
