[发明专利]一种可重构无源混频器

摘要

一种可重构的无源混频器，包括跨导级、双平衡开关级以及跨阻级，跨导级将输入射频信号转化成射频电流，射频电流经过双平衡开关级实现电流下变频，下变频之后的电流通过跨阻级转换为中频电压输出。其中跨导级的跨导值由一位控制字（VC）控制，跨阻级的跨阻值由另一位控制字(VC1)控制。无源混频器通过这2位控制字（VC、VC1）配置其4种增益模式，其他性能如噪声系数、线性度和功耗也得到相应配置。

主权项

一种可重构无源混频器，其特征是：包括跨导级、双平衡开关级和跨阻级，跨导级将输入射频信号转化成射频电流，射频电流经过双平衡开关级实现电流下变频，下变频之后的电流通过跨阻级转换为中频电压输出，其中：跨导级包括第一、第二两路自偏置差分跨导和一对互补开关管，第一路自偏置差分跨导恒定工作，第二路自偏置差分跨导由一对互补开关管控制其工作状态；第一路自偏置差分跨导包括四个MOS管和两个电阻，分别是PMOS管PM0及PM1，NMOS管NM0及NM1，电阻R0、R1；PMOS管PM0及PM1的源极连接电源电压，PMOS管PM0的栅极与NMOS管NM0的栅极以及电阻R0的一端连接在一起，PMOS管PM0的漏极与NMOS管NM0的漏极以及电阻R0的另一端连接在一起，PMOS管PM1的栅极与NMOS管NM1的栅极以及电阻R1的一端连接在一起，PMOS管PM1的漏极与NMOS管NM1的漏极以及电阻R1的另一端连接在一起，NMOS管NM0的源极连接NMOS管NM1的源极并接地；第二路自偏置差分跨导包括四个MOS管和两个电阻，分别是PMOS管PM2及PM3，NMOS管NM2及NM3，电阻R2、R3；PMOS管PM2的源极与PMOS管PM3的源极互连，PMOS管PM2的栅极与NMOS管NM2的栅极以及电阻R2的一端连接在一起并连接到第一路自偏置差分跨导中PMOS管PM0的栅极，作为射频信号正输入端RFin+，PMOS管PM2的漏极与NMOS管NM2的漏极以及电阻R2的另一端连接在一起并连接到第一路自偏置差分跨导中PMOS管PM0的漏极作为跨导级负输出端RFo‑，PMOS管PM3的栅极与NMOS管NM3的栅极以及电阻R3的一端连接在一起并连接到第一路自偏置差分跨导中PMOS管PM1的栅极，作为射频信号负输入端RFin‑，PMOS管PM3的漏极与NMOS管NM3的漏极以及电阻R3的另一端连接在一起并连接到第一路自偏置差分跨导中PMOS管PM1的漏极作为跨导级正输出端RFo+，NMOS管NM2的源极与NMOS管NM3的源极连接并接地；一对互补开关管包括PMOS管PM4及NMOS管NM4，PMOS管PM4的源极连接电源电压，PMOS管PM4的漏极连接第二路自偏置差分跨导中PMOS管PM2及PM3的源极，PMOS管PM4的栅极连接反相器的输出端，反相器的输入端连接NMOS管NM4的栅极并作为片外控制信号VC的输入端，NMOS管NM4的源极接地，NMOS管NM4的漏极连接第二路自偏置差分跨导中NMOS管NM2及NM3的源极；双平衡开关级包括四个NMOS管NM5、NM6、NM7、NM8及两个电容C0、C1，NMOS管NM5和NMOS管NM7的漏极互连作为中频电流正输出端IFo+，NMOS管NM6和NMOS管NM8的漏极互连作为中频电流负输出端IFo‑，NMOS管NM5和NMOS管NM8的栅极互连作为本振信号负输入端LO‑，NMOS管NM6和NMOS管NM7的栅极互连作为本振信号正输入端LO+，NMOS管NM5和NMOS管NM6的衬底互连并接地，NMOS管NM7和NMOS管NM8的衬底互连并接地，NMOS管NM5和NMOS管NM6的源极互连并连接电容C0的一端，电容C0的另一端连接跨导级正输出 端RFo+，NMOS管NM7和NMOS管NM8的源极互连并连接电容C1的一端，电容C1的另一端连接跨导级负输出端RFo‑；跨阻级包括两级米勒补偿运算放大器、电阻R4、R5、R6、R7以及NMOS管NM9、NM10，NMOS管NM9的栅极与NM10的栅极互连，作为片外控制信号VC1的输入端，NMOS管NM9的源极连接电阻R4的一端，电阻R4的另一端与电阻R5的一端以及两级米勒补偿运算放大器正输入端连接在一起并连接到双平衡开关级中频电流正输出端IFo+，电阻R5的另一端与NMOS管NM9的漏极以及两级米勒补偿运算放大器正输出端Out+连接，NMOS管NM10的源极连接电阻R7的一端，电阻R7的另一端与电阻R6的一端以及两级米勒补偿运算放大器负输入端连接在一起并连接到双平衡开关级中频电流负输出端IFo‑，电阻R6的另一端与NMOS管NM10的漏极以及两级米勒补偿运算放大器负输出端Out‑连接；两级米勒补偿运算放大器包括PMOS管PM5、PM6、PM7、PM8、PM9、PM10、PM11、PM12；NMOS管NM11、NM12、NM13、NM14、NM15、NM116以及电阻R8、R9、R10、R11；电容C2、C3；PMOS管PM7、PM8、PM9、PM10的源极均连接电源电压，PMOS管PM7、PM8、PM9、PM10的栅极连接在一起，PMOS管PM7的漏极与电容C2的一端、NMOS管NM13的漏极连接在一起并连接在一起作为运算放大器的正输出端Out+,电容C2的另一端串联电阻R8后与PMOS管PM5的漏极、NMOS管NM11的漏极、NMOS管NM13的栅极连接在一起，PMOS管PM5的源极与PMOS管PM6的源极、PMOS管PM6的漏极连接在一起，PMOS管PM5的栅极连接到双平衡开关级中频电流负输出端IFo‑，PMOS管PM6的栅极连接到双平衡开关级中频电流正输出端IFo+，PMOS管PM6的漏极与电阻R9的一端、NMOS管NM12的漏极以及NMOS管NM14的栅极连接在一起，电阻R9的另一端串联电容C3后与PMOS管PM9的漏极、NMOS管NM14的漏极连接在一起作为运算放大器的负输出端Out‑，NMOS管NM11的栅极与NMOS管NM12的栅极互连并连接到NMOS管NM15的栅极和漏极以及PMOS管PM11的漏极，NMOS管NM16的栅极和漏极互连并连接PMOS管PM12的漏极，PMOS管PM11的栅极与电阻R10、R11的一端连接在一起，电阻R10、R11的另一端分别连接Out+、Out‑，PMOS管PM12的栅极连接参考电压Vref，PMOS管PM11的源极与PMOS管PM12的源极互连并连接PMOS管PM10的漏极，NMOS管NM11、NM12、NM13、NM14、NM15、NM116的源极均接地。