[发明专利]快速旁路存储器电路有效
| 申请号： | 201210544686.1 | 申请日： | 2012-12-14 |
| 公开（公告）号： | CN103165167A | 公开（公告）日： | 2013-06-19 |
| 发明（设计）人： | 文卡塔·考塔潘里;斯科特·培特凯斯里;克里斯蒂安·克林纳;马修·格拉赫 | 申请（专利权）人： | 辉达公司 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10;G11C11/40 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 徐丁峰;魏宁 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种在接收时钟脉冲时迅速地在数据输出处呈现输入数据的存储器电路，包括上游和下游存储器逻辑和选择逻辑。上游存储器逻辑配置为在接收时钟脉冲时锁存输入数据。下游存储器逻辑配置为储存经锁存的输入数据。选择逻辑配置为取决于上游存储器逻辑是否已锁存输入数据来显现逻辑电平，经显现的逻辑电平在输入数据被锁存之前来自输入数据，并且在输入数据被锁存之后来自经锁存的输入数据。 | ||
| 搜索关键词： | 快速 旁路 存储器 电路 | ||
【主权项】：
一种在接收时钟脉冲时迅速地在数据输出处呈现输入数据的存储器电路，所述电路包括：上游存储器逻辑，配置为在接收所述时钟脉冲时锁存所述输入数据；下游存储器逻辑，配置为存储经锁存的输入数据；以及选择逻辑，配置为取决于所述上游存储器逻辑是否已锁存所述输入数据来显现逻辑电平，经显现的逻辑电平在所述输入数据锁存之前来自所述输入数据，以及在所述输入数据锁存之后来自所述经锁存的输入数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于辉达公司，未经辉达公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210544686.1/，转载请声明来源钻瓜专利网。
- 上一篇：无线通信的成本有效的线性化
- 下一篇：一种新型解决机构无法手动合分闸的装置
