[发明专利]多系统数据拷贝的RDMA架构

摘要

本发明公开了一种多系统数据拷贝的RDMA架构，包括RDMA状态机模块、A端DMA状态机模块、A端地址状态机模块、B端DMA状态机模块、B端地址状态机模块、数据CRC校验模块、数据做异或校验模块、数据做PQ计算模块和多端口接口（MUIF）模块。通过设置RDMA架构，在RDMA架构中采用DMA控制数据的传输，从而解放了CPU，而采用DMA专门负责数据的传输，保证了多系统间大数据量传输时数据传输的稳定性和可靠性，同时减少了CPU的负担，提高了CPU的性能和效率。实现了快速、稳定的传输数据的优点。

主权项

一种多系统数据拷贝的RDMA架构，其特征在于，包括RDMA状态机模块、A端DMA状态机模块、A端地址状态机模块、B端DMA状态机模块、B端地址状态机模块、数据CRC校验模块、数据做异或校验模块、数据做PQ计算模块和多端口接口（MUIF）模块；     所述RDMA状态机（RDMA_FSM）模块：是RDMA架构的主状态机，是RDMA架构的主控制模块，访问RDMA架构硬件的寄存器接口通过RDMA_FSM模块，并执行相关命令来进行管道两端内存的访问，从而实现两端系统的数据拷贝；    所述A端DMA状态机（A_DMA_FSM）模块：是数据拷贝的执行者，分为读内存和写内存两个方向：在读内存时，它接收上述RDMA_FSM模块的控制命令，并从A_Addr_FSM模块获得数据的映射的内存地址，直接把内存数据搬移到B_DMA_FSM模块的输入接口；在写内存时，它接收到上述RDMA_FSM的控制命令，并从A_Addr_FSM模块获得数据的映射的内存地址，把从B_DMA_FSM模块读取过来的数据写到内存位置；    所述A端地址状态机（A_Addr_FSM）模块：定义了一个FPGA内部的RAM来缓存RDMA架构数据拷贝时发送和接收的数据和和地址信息，定义了内存的扇区作内存拷贝的储存空间；    所述B端DMA状态机（B_DMA_FSM）模块：是作数据拷贝的执行者，分为读内存和写内存两个方向：在读内存时，它接收到上述RDMA_FSM模块的控制命令，并从B_Addr_FSM模块获得数据的映射的内存地址，直接把内存数据搬移到A_DMA_FSM模块的输入接口；在写内存时，它接收到RDMA_FSM的控制命令，并从上述B_Addr_FSM模块获得数据的映射的内存地址，把从A_DMA_FSM模块读取过来的数据写到内存位置；    所述B端地址状态机（B_Addr_FSM）模块：定义了一个FPGA内部的RAM来缓存RDMA数据拷贝时发送和接收的数据和和地址信息，定义了内存的扇区作内存拷贝的储存空间；    所述多端口接口（MUIF）模块：是硬件寄存器访问的接口以及数据传输的接口；    所述数据的CRC校验（CRC）模块：预留的数据做CRC校验接口，当对传输数据作CRC检验时，可以直接通过该CRC模块的接口进行添加硬件逻辑来实现CRC校验功能；    所述数据做异或校验（XOR）模块：预留的数据做异或检验接口，当对传输数据做异或检验时，可以直接通过该XOR模块的接口进行添加硬件逻辑来实现异或校验功能；所述数据做PQ计算（PQ）模块：预留的数据做P检验和Q检验接口，当对传输数据做P检验或者Q检验时，可以直接通过该PQ模块的接口进行添加硬件逻辑来实现异或校验功能。