[发明专利]一种流水线模数转换器的第一级电路结构

摘要

本发明公开了一种流水线模数转换器的第一级电路结构，包括4位全并行模数转换器、编码电路和余数增益模数转换器。采用两相不交叠时钟，采样相完成对输入电压的采样，保持相完成对残余电压的放大。所述余数增益模数转换器由子模数转换器、减法器和余数放大器构成。在采样时，4位全并行模数转换器将输入电压比较量化产生16位的温度计编码，经编码器转换为4位二进制输出码。采样电容阵列下极板接输入电压，上级板接共模电平，对输入进行采样；在保持时，子数模转换器根据温度计编码的控制输出不同电压到采样电容阵列，根据两次电荷守恒，完成与输入电压的减法，同样反馈电容跨接在余数放大器两端将残余电压放大8倍后给后级电路使用。

主权项

一种流水线模数转换器的第一级电路结构，包括4位全并行模数转换器（FLASH ADC）、编码电路和余数增益数模转换器（MDAC）组件，其特征在于：采用两相不交叠时钟，分为采样时钟和保持时钟，在采样相时完成对输入电压的采样，在保持相时完成对残余电压的放大；所述余数增益数模转换器（MDAC）组件由子数模转换器（DAC）、减法器和余数放大器构成；所述4位全并行模数转换器（FLASH ADC）采用16个比较器，将量化范围分割为17段，比较中心“0”电平偏移Vref/16，以Vref/8为单位步进的中间区域共15段，两端区域为Vref/16；比较器输出16位的温度计编码，经过温度计编码器转换为4位的二进制输出码，编码从0000到1111；所述余数增益数模转换器（MDAC）组件的采样状态与所述4位全并行模数转换器（FLASH ADC）的采样状态同时进行；所述余数放大器采用增益增强型的折叠共源共栅结构，余数放大器主运放的输入端为P型输入对管，输入为全差分结构；余数放大器主运放的输出端接离散型的开关电容共模反馈电路，所述共模反馈电路采用两相不交叠时钟；余数放大器辅助运放的输入为N输入对管或P输入对管，余数放大器辅助运放的输出电压接主运放的栅极，辅助运放的输出电容为主运放中与输出端口相连的四个管子的栅源电容和寄生电容；在采样状态时，所述4位全并行模数转换器（FLASH ADC）一端接输入电压VIN，另一端为分段电压，将输入电压VIN与量化电压进行比较，判断输入电压的范围，同时产生16位的温度计编码，温度计编码经过温度计编码器转换为4位的二进制输出码，同时，温度计编码器作为子数模转换器（DAC）开关的控制开关，温度计编码作为子数模转换器（DAC）的输出电压控制信号；余数增益数模转换器（MDAC）的采样状态和4位全并行模数转换器（FLASH ADC）的采样状态同时进行，当余数增益数模转换器（MDAC）工作在采样状态时，采样电容阵列电容的下极板模拟输入电压VIN，采样电容阵列电容的上极板接共模电压VCM，对输入电压进行采样；此时，余数放大器相当于悬空状态；在保持状态时，采样电容阵列电容的下极板接子数模转换器（DAC）的输出电压，子数模转换器（DAC）根据温度计编码的控制输出不同电压±Vref到采样电容阵列；采样电容阵列电容的上极板接余数放大器的输入端，根据两次电荷守恒，完成与输入电压的减法，反馈电容跨接在余数放大器的输入和输出，将残余电压放大8倍后给后级电路使用。