[发明专利]一种用于智能变电站终端设备芯片间的通信加速方法

摘要

一种用于智能变电站终端设备的芯片间的通信加速方法，首先CPU根据报文原始数据特征判断该数据是否需要发送，如果需要发送将该标志位置成有效标志，相反则置成无效标志，将无效数据标志位组合成8bit的无效标志位数据和对应的原始数据进行排列，CPU将排列好的无效数据标志位数据与被置成无效标志位的原始数据，按照顺序，以8bit的数据宽度发送给可编程逻辑阵列FPGA；FPGA收到数据后，从接收到的数据中识别被置成无效数据标志位的原始数据；根据无效数据标志位，可编程逻辑阵列FPGA对相应的原始数据进行数据处理，决定是否在原始数据流中去除该数据。本发明优化了CPU与FPGA之间的通信流程；极大地降低了CPU的工作量。

主权项

一种用于智能变电站终端设备的芯片间的通信加速方法，其特征在于，所述方法包括以下步骤：（1）智能变电站终端设备的网络接口CPU根据报文数据特性生成无效数据标志位，所述无效数据标志位采用对其赋值的方式来区分对应的数据是否需要发送，由数据的32bit的高位开始判断该数据是否需要发送，如果该数据需要发送，则将对应的无效数据标志位置成有效数据标志，相反，则将对应的无效数据标注位置成无效数据标志；（2）对所有需要发送的报文数据判断完毕之后，将无效数据标志位组合成8bit的无效标志位数据；（3）将组合后的无效数据标志位数据与所述原始数据进行排列；（4）所述CPU将步骤（3）排列好的无效数据标志位数据与原始数据，按照顺序，以8bit的数据宽度发送给可编程逻辑阵列FPGA；（5）可编程逻辑阵列FPGA收到数据后，从接收到的数据中识别无效数据标志位数据；（6）根据无效数据标志位，可编程逻辑阵列FPGA对相应的原始数据进行数据处理，如果根据步骤（1）中CPU预先判断的原始数据对应的无效数据标志位被置成有效数据标志，则保留该8bit的原始数据，反之，则在原始数据流中去除该数据。