[发明专利]一种预放大器通过控制延时的失调校正方法

摘要

本发明公开了一种预放大器通过控制延时的失调校正方法，所述预放大器包括第一PMOS晶体管，第二PMOS晶体管，第三NMOS晶体管，第四NMOS晶体管和第五NMOS晶体管，通过对负载管第一PMOS晶体管MP1与第二PMOS晶体管MP2栅极上的控制信号的信号起始时刻进行调节控制，从而调节左右两侧支路上的平均电流，进而在电路中出现失调时，也能确保电源到左右两侧输出端节点处的压降相等，从而确保输出端电压Voutp和Voutn相等，对失调进行校正。本发明的预放大器通过控制延时的失调校正方法中，不需要在预放大器电路中增设可控电容或MOS管，因此不会对输入端电压造成负载效应。

主权项

一种预放大器通过控制延时的失调校正方法，所述预放大器包括第一PMOS晶体管，第二PMOS晶体管，第三NMOS晶体管，第四NMOS晶体管和第五NMOS晶体管，所述第一PMOS晶体管的源极连接电源，所述第一PMOS晶体管的漏极和所述第三NMOS晶体管的漏极相连，相连端输出放大器的反向输出电压（Voutn）；所述第二PMOS晶体管的源极连接电源，所述第二PMOS晶体管的漏极和所述第四NMOS晶体管的漏极相连，相连端输出放大器的正向输出电压（Voutp）；所述第三NMOS晶体管的源极与所述第五NMOS晶体管的漏极相连，所述第三NMOS晶体管的栅极连接正向输入电压（Vinp）；所述第四NMOS晶体管的源极与所述第五NMOS晶体管的漏极相连，所述第四NMOS晶体管的栅极连接反向输入电压（Vinn）；所述第五NMOS晶体管的源极接地，所述第五NMOS晶体管的栅极连接第三控制信号（CLKP）； 其特征在于：所述第一PMOS晶体管的栅极连接第一控制信号（CLK1），所述第二PMOS晶体管的栅极连接第二控制信号（CLK2）；所述调节方法包括以下步骤：调节前，控制所述第一控制信号（CLK1）和所述第二控制信号（CLK2）的信号起始时刻位于同一时刻，设为第一时刻；控制输入相等的所述正向输入电压（Vinp）和所述反向输入电源（Vinn），则调节时：第一种情形：如果失调为所述正向输出电压（Voutp）大于所述反向输出电压（Voutn），则保持所述第二控制信号（CLK2）的信号起始时刻不变，按照如下方式调节所述第一控制信号（CLK1）：11）设定时刻点（tb）的初值，所述初值大于所述第一时刻，小于所述第三控制信号（CLKP）达到稳态的时刻；12）更新记录当前校正次数，控制所述第一控制信号（CLK1）的信号起始时刻为所述时刻点（tb）的值；13）判断当前校正次数的值是否等于设定值，如果否，则进入步骤14）；如果是，则结束调节过程；14）判断此时所述正向输出电压（Voutp）与所述反向输出电压（Voutn）的大小，如果所述正向输出电压（Voutp）仍然大于所述反向输出电压（Voutn），则将所述时刻（tb）调大，返回步骤12）；如果所述正向输出电压（Voutp）小于所述反向输出电压（Voutn），则将所述时刻（tb）调小，返回步骤12）；第二种情形：如果失调为所述正向输出电压（Voutp）小于所述反向输出电压（Voutn），则保持所述第一控制信号（CLK1）的信号起始时刻不变，按照如下方式调节所述第二控制信号（CLK2）：21）设定时刻点（tb）的初值，所述初值大于所述第一时刻，小于所述第三控制信号（CLKP）达到稳态的时刻；22）更新记录当前校正次数，控制所述第二控制信号（CLK2）的信号起始时刻为所述时刻点（tb）的值；23）判断此时校正次数的值是否等于设定值，如果否，则进入步骤24）；如果是，则结束调节过程；24）判断此时所述正向输出电压（Voutp）与所述反向输出电压（Voutn）的大小，如果所述正向输出电压（Voutp）仍然小于所述反向输出电压（Voutn），则将所述时刻（tb）调大，返回步骤22）；如果所述正向输出电压（Voutp）大于所述反向输出电压（Voutn），则将所述时刻（tb）调小；返回步骤22）。