[发明专利]一种基于并行编码译码的循环汉明码的纠错方法

摘要

本发明涉及纠错方法技术领域，公开了一种基于并行编码译码的循环汉明码的纠错方法，包括：先分析传统的串行CRC编码电路的结构得到串行CRC编码电路的六个寄存器中的数据之间的递推关系式；再将递推关系式展开得到并行编码中校验位和信息位之间的关系表达式；按照并行编码中校验位和信息位之间的关系表达式进行并行编码；再得到并行译码中新的校验位和新的编码字码之间的关系表达式，并进行并行译码得到码字；最后，对通过并行译码得到的码字进行纠错。本发明采用并行的方式对输入数据进行编码译码，不仅提高了输入信号的编码译码速度，而且实现了对输入信号的纠错，且添加的校验位最少。

主权项

1.一种基于并行编码译码的循环汉明码的纠错方法，其特征在于，包括：先分析传统的串行CRC编码电路的结构得到所述串行CRC编码电路的六个寄存器中的数据之间的递推关系式；即其中，s₀ⁱ⁺¹表示输入第i+1个数据后寄存器s₀里面的值，s₁ⁱ⁺¹表示输入第i+1个数据后寄存器s₁里面的值，s₂ⁱ⁺¹表示输入第i+1个数据后寄存器s₂里面的值，s₃ⁱ⁺¹表示输入第i+1个数据后寄存器s₃里面的值，s₄ⁱ⁺¹表示输入第i+1个数据后寄存器s₄里面的值，s₅ⁱ⁺¹表示输入第i+1个数据后寄存器s₅里面的值，s₀ⁱ表示输入第i个数据后寄存器s₀里面的值，s₁ⁱ表示输入第i个数据后寄存器s₁里面的值，s₂ⁱ表示输入第i个数据后寄存器s₂里面的值，s₃ⁱ表示输入第i个数据后寄存器s₃里面的值，s₄ⁱ表示输入第i个数据后寄存器s₄里面的值，s₅ⁱ表示输入第i个数据后寄存器s₅里面的值，u_i+1表示输入的第i+1个信息位；再将所述递推关系式展开得到并行编码中校验位和信息位之间的关系表达式；即s532=u31⊕u28⊕u25⊕u24⊕u23⊕u19⊕u17⊕u16⊕u15⊕u14⊕u11⊕u9⊕u5⊕u4s432=u30⊕u27⊕u24⊕u23⊕u22⊕u18⊕u16⊕u15⊕u14⊕u13⊕u10⊕u8⊕u4⊕u3s332=u31⊕u29⊕u26⊕u23⊕u22⊕u21⊕u17⊕u15⊕u14⊕u13⊕u12⊕u9⊕u7⊕u3⊕u2s232=u31⊕u30⊕u28⊕u25⊕u22⊕u21⊕u20⊕u16⊕u14⊕u13⊕u12⊕u11⊕u8⊕u6⊕u2⊕u1s132=u30⊕u29⊕u27⊕u24⊕u21⊕u20⊕u19⊕u15⊕u13⊕u12⊕u11⊕u10⊕u7⊕u5⊕u1⊕u0s032=u29⊕u26⊕u25⊕u24⊕u20⊕u18⊕u17⊕u16⊕u15⊕u12⊕u10⊕u6⊕u5⊕u0;]]>按照所述并行编码中校验位和信息位之间的关系表达式进行并行编码；再得到并行译码中新的校验位和新的编码字码之间的关系表达式，并进行并行译码得到码字；最后，对通过所述并行译码得到的码字进行纠错。