[发明专利]一种通道时延补偿方法

摘要

本发明涉及一种准确快速、高精度的通道时延补偿方法，主站端发送时间编码信息经过SDH网络后，到达从站端，然后再由从站端返回时间编码，在经由对称路径的SDH网络后回到主站端。而主站端自发送时间编码时，开启FPGA高速时钟计数器，到收到时间编码后停止，即可测量出通道双向传输时间T1。反复多次测量通道时间后，根据频率同步原理，对计数值进行补偿即可得出精确的通道时延，为SDH地面同步网在时间统一方面应用提供了一种参考。

主权项

一种通道时延补偿方法，其特征在于，主站端发送时间编码信息经过SDH网络后，到达从站端，然后再由从站端返回时间编码，在经由对称路径的SDH网络后回到主站端。而主站端自发送时间编码时，开启FPGA高速时钟计数器，到收到时间编码后停止，即可测量出通道双向传输时间T1；反复多次测量通道时间后，根据频率同步原理，对计数值进行补偿即可得出精确的通道时延；相应的补偿算法为：设θ(t)是主站端时间标准函数的相位函数，0≤θ(t)＜2π。则θ(t1)是主站向从站发送第n帧时刻t1的从节点时间标准函数的相位；θ(t2)是从站端收到第n帧时刻t 2的主站端时间标准函数的相位；θ(t3)是主站端收到从站端返回的数据帧时刻t3的主站端时间标准函数的相位；δ1是第n帧主站端到从站端的传输延时；δ2第n帧从站端返回到主站端的传输时延；θe是主站端超前从站端时间标准函数的相位差。设α为t1与t3时刻的相位差，得α＝2nπ+θ(t3)‑θ(t1)β为t2与t 3时刻的相位差，得β＝2mπ+φ(t3)‑φ(t2)可得环路时延δ1+δ2＝αω2‑βω‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑‑(1)设δ2＝pδ1得θe＝2kπ+θ(t1)‑φ(t2)+11+p(α‑ω1ω2β)‑‑‑‑(2)在(2)式中，θ(t)是在主站端测量的。因此，θe所能达到的准确度取决于主站端时钟精度。而从站端恢复脉冲的根据就是θe。时钟同步精度完全取决于主站端与从站端所使用的时钟精度。