[发明专利]具有可重定路径管芯间通信的多芯片模块

摘要

本公开涉及具有可重定路径管芯间通信的多芯片模块(MCM)。该多芯片模块具有位于其管芯之间的冗余I/O连接。即，使用的管芯间I/O连接的数目大于通常用于提供管芯之间的连接性的连接的数目。缺陷连接通过在MCM组装之后进行测试而被发现，且通过使信号通过良好(即非缺陷)冗余连接被重定路径而被避免。测试可以在组装时间完成且结果存储在非易失性存储中。备选地，MCM例如可以在通电时本身动态地执行测试，且使用测试结果来配置管芯间I/O连接。

主权项

1.一种模块，包括：/n基板；/n耦合到所述基板的至少两个内核，其中所述至少两个内核中的每个均包括测试处理器，所述测试处理器经由测试信号与所述至少两个内核其中另一个中的测试处理器进行通信，以确定输入/输出(I/O)连接是否有缺陷，其中所述至少两个内核中的每个内核被连接到配线层，所述配线层继而通过导电元件连接到所述基板中的管芯间I/O连接，其中所述测试信号能够经由专用于测试的、穿过基板的至少一个连接来通信；/n多组I/O连接，每个组包括位于所述至少两个内核之间的多个I/O连接，其中每个组中的所述多个I/O连接包括多个正常I/O连接和多个冗余I/O连接；以及/n电路，能够被操作为基于所述多个组中相应一个组的所述多个正常I/O连接中的正常I/O连接有缺陷的确定，而将信号从所述正常I/O连接重定路径到所述多个组中所述相应一个组的所述多个冗余I/O连接中的冗余I/O连接；/n针对每个组且在数目上对应于冗余I/O连接的数目的多个驱动复用器，所述多个驱动复用器中每个驱动复用器都具有分别连接至所述正常I/O连接中每个正常I/O连接的输入以及连接至所述冗余I/O连接其中一个冗余I/O连接的输出；/n针对每个组的多个接收复用器，所述多个接收复用器中每个接收复用器都具有连接至所述正常I/O连接中的相应正常I/O连接的输入以及连接至所述冗余I/O连接中的每个冗余I/O连接的输入。/n