[实用新型]与CMOS逻辑工艺兼容的非挥发性记忆体阵列

摘要

本实用新型涉及一种与CMOS逻辑工艺兼容的非挥发性记忆体阵列，其包括行记忆体细胞群组及列记忆体细胞群组；行记忆体细胞群组中NMOS控制电容源极区、漏极区均与相应的导电字线电极WL相连；列记忆体细胞群组中第二P型区域均与导电字线WLPW相连；列记忆体细胞群组中的PMOS访问晶体管源极区均与相应的导电位线电极BL，列记忆体细胞群组中的PMOS访问晶体管漏极区均与相应的导电位线电极BY相连；列记忆体细胞群组中的第一N型区域均与导电位线N阱电极BLNW相连；列记忆体细胞群组中NMOS编程晶体管源极区、NMOS编程晶体管漏极区及第三P型区域均与相应的导电编程线电极P相连，以连接成所需的非挥发性记忆体阵列。本实用新型能与CMOS工艺兼容，降低芯片成本。

主权项

一种与CMOS逻辑工艺兼容的非挥发性记忆体阵列，其特征是：包括由若干记忆体细胞（200）组成的行记忆体细胞群组及列记忆体细胞群组；记忆体细胞（200）位于所述半导体基板（201）内的上部，所述记忆体细胞（200）包括PMOS访问晶体管（210）、NMOS编程晶体管（230）及NMOS控制电容（220）；所述PMOS访问晶体管（210）、NMOS编程晶体管（230）与NMOS控制电容（220）间通过半导体基板（201）内的领域介质区域（214）相互隔离；所述记忆体细胞（200）通过半导体基板（201）内的第二N型区域（203）及所述第二N型区域（203）上方的第三N型区域（204）与半导体基板（201）隔离；半导体基板（201）的表面上淀积有栅介质层（215），所述栅介质层（215）上设有浮栅电极（216），所述浮栅电极（216）覆盖并贯穿PMOS访问晶体管（210）、NMOS编程晶体管（230）及NMOS控制电容（220）上方对应的栅介质层（215），浮栅电极（216）的两侧淀积有侧面保护层（217），所述侧面保护层（217）覆盖浮栅电极（216）侧壁；行记忆体细胞群组中对应NMOS控制电容（220）的NMOS控制电容源极区（206）、NMOS控制电容漏极区（209）均与相应的导电字线电极WL相连；列记忆体细胞群组中对应NMOS控制电容（220）的第二P型区域（205）均与导电字线WLPW相连；列记忆体细胞群组中对应PMOS访问晶体管（210）的PMOS访问晶体管源极区（213）均与相应的导电位线电极BL，列记忆体细胞群组中对应PMOS访问晶体管（210）的PMOS访问晶体管漏极区（221）均与相应的导电位线电极BY相连；列记忆体细胞群组中对应PMOS访问晶体管（210）的第一N型区域（202）均与导电位线N阱电极BLNW相连；列记忆体细胞群组中对应NMOS编程晶体管（230）的NMOS编程晶体管源极区（224）、NMOS编程晶体管漏极区（227）及第三P型区域（231）均与相应的导电编程线电极P相连，以连接成所需的非挥发性记忆体阵列。