[实用新型]一种LCoS显示芯片有效

专利信息
申请号: 201220119694.7 申请日: 2012-03-27
公开(公告)号: CN202615759U 公开(公告)日: 2012-12-19
发明(设计)人: 徐申;杨淼;宋文星;黄秋华;孙伟锋;陆生礼;时龙兴 申请(专利权)人: 东南大学
主分类号: G09G3/36 分类号: G09G3/36
代理公司: 南京天翼专利代理有限责任公司 32112 代理人: 汤志武
地址: 214135 江*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种LCoS显示芯片,其特征是:包括移位寄存器模块、锁存器模块、比较器模块、行扫描模块及像素阵列,移位寄存器模块的输入信号分别为视频数据信号DATA和移位寄存器时钟信号PIXCLK,移位寄存器模块的输出及外接行同步信号HS分别为锁存器模块的输入信号,锁存器模块的输出、外接DA同步信号RAMPDATA以及外接像素选择信号ROWSEL分别为比较器模块输入信号,行扫描模块的输入分别为外接DA模拟电压信号RAMPV、行同步信号HS、帧同步信号VS及阵列清零信号SET,比较器模块的输出、行扫描模块的输出以及外接帧显示信号分别为像素阵列的输入信号。
搜索关键词: 一种 lcos 显示 芯片
【主权项】:
一种LCoS显示芯片,其特征是:包括移位寄存器模块、锁存器模块、比较器模块、行扫描模块及像素阵列,移位寄存器模块的输入信号分别为视频数据信号DATA和移位寄存器时钟信号PIXCLK,移位寄存器模块的输出及外接行同步信号HS分别为锁存器模块的输入信号,锁存器模块的输出、外接DA同步信号RAMPDATA以及外接像素选择信号ROWSEL分别为比较器模块输入信号,行扫描模块的输入分别为外接DA模拟电压信号RAMPV、行同步信号HS、帧同步信号VS及阵列清零信号SET,比较器模块的输出、行扫描模块的输出以及外接帧显示信号分别为像素阵列的输入信号;移位寄存器模块包括5组8bit位并行输入的移位寄存器,每一组8bit位并行输入移位寄存器的结构相同,每组8bit位并行输入移位器又包括8组1bit位移位寄存器,每组1bit位移位寄存器结构相同,均采用256级D触发器串行连接的结构,移位寄存器模块输出即为5组256个8bit位数据并行输出;锁存器模块数据输入信号对应为移位寄存器的输出信号,时钟输入信号均为行扫描同步信号;比较器模块包括1280个比较器单元,所有比较器单元结构相同,单个比较器单元电路包括一个比较器COMP、两个与门AND1、AND2,三个反相器INVA、INVB、INVC,反相器的输出端接来自对应列锁存器的输出的8bit数据信号和芯片外接输入信号Rampdata[7:0],输出分别接与门AND1和AND2的其中一个输入端,外接像素选择信号Rowsel信号接反相器INVA的输入端和与门AND2的另一个输入端,反相器INVA的输出端接与门AND1的另一个输入端,与门AND1输出端为输出信号ENA,并作为反相器INVB的输入端,反相器INVB的输出端作为输出信号ENA_,与门AND2输出端为输出信号ENB,并作为反相器INVC的输入端,反相器INVC的输出端作为输出信号ENB_;行扫描模块包括512个行扫描单元,所有行扫描单元HS‑PIX具有相同的电路结构,行扫描模块输入信号包括外接DA模拟电压信号RAMPV、行同步信号HS、帧同步信号VS、阵列清零信号SET,512个HS‑PIX相互串行连接,前一个HS‑PIX的输出端OUT连接下一个HS‑PIX的输入端IN,每个HS‑PIX控制两行像素单元,其中控制第1022、1023行像素的行扫描单元输入端IN连接芯片外部帧同步输入信号VS,控制第0、1行像素的行扫描输出端OUT作为芯片测试信号TEST直接连接到芯片输出PAD上,行扫描单元电路中,每个行扫描单元包括3个反相器INV1~INV3、3个或门OR1~OR3、2个D触发器D1~D2、两个传输门TR1、TR2,行扫描单元电路具体连接关系如下:行同步信号HS信号作为触发器D1、D2的时钟输入信号,阵列清零信号SET分别连接或门OR1、OR2的其中一个输入端,IN 信号作为触发器D2的D输入信号,触发器D2的Q输出端连接或门OR2另一个输入端、触发器D1的D输入端和或门OR3的其中一个输入端,或门OR2输出信号为RSN2作为反相器INV2输入信号,反相器INV2输出信号为RSP2,触发器D1的Q输出端连接或门OR1、或门OR3的另一个输入端,并作为行扫描单元电路输出OUT信号,或门OR1输出信号为RSN1作为反相器INV1输入信号,反相器INV1输出信号为RSP1,或门OR3输出端连接传输门TR1、TR2中NMOS管栅极与反相器INV3的输入端,反相器INV3输出端连接传输门TR1、TR2中PMOS管栅极,外接DA模拟电压信号RAMPV通过传输门TR1、TR2输出V1、V2信号;像素阵列包括640列×1024行个像素单元,每个像素单元包括5个NMOS管N1~N5,5个PMOS管P1~P5,和两个电容C1、C2,具体连接关系如下:N1的漏极与P1的源极连接,并与模拟电压输入端IN连接,N1的源极与P1的漏极连接,并与N2、N4的漏极及P2、P4的源极连接,N2的源极、P2的漏极与电容C1一端、N3的漏极以及P3的源极连接,C1另一端接地,N3的源极、P3的漏极与N5的源极及P5的漏极连接作为输出端OUT与液晶的一个极板相连接,N4的源极、P4的漏极与电容C2一端、N5的漏极及P5的源极连接,C2另一端接地,行扫描模块输出两相反的信号RSN、RSP分别与N1、P1的栅极连接,比较器模块输出的两相反的信号ENA、ENA_分别与N2、P2的栅极连接,比较器模块输出的另两相反的信号ENB、ENB_分别与N4、P4的栅极连接,两个相反的帧显示信号GRA、GRA_分别与N3、P3的栅极连接,另两个相反的帧显示信号GRB、GRB_分别与N5、P5的栅极连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东南大学,未经东南大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201220119694.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top