[实用新型]一种掩埋PN结势垒肖特基二极管有效
| 申请号： | 201220475976.0 | 申请日： | 2012-09-18 |
| 公开（公告）号： | CN202948935U | 公开（公告）日： | 2013-05-22 |
| 发明（设计）人： | 关仕汉;李勇昌;彭顺刚;邹锋;王常毅 | 申请（专利权）人： | 桂林斯壮微电子有限责任公司 |
| 主分类号： | H01L29/872 | 分类号： | H01L29/872;H01L29/06 |
| 代理公司： | 桂林市持衡专利商标事务所有限公司 45107 | 代理人： | 陈跃琳 |
| 地址： | 541004 广西壮族自*** | 国省代码： | 广西;45 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开一种掩埋PN结势垒肖特基二极管，其通过在原有硅外延层的上方增设一层附加硅外延层，这样有多个掩埋体掩埋在附加外延表面以下，形成多个隔离的PN结，在反向电压的情况下，这些PN结形成的空泛层会防护肖特基势垒介面而减低反向电压的电场影响，因而减少反向电压增加对反向漏电变大的负面效应，并且肖特基势垒介面也保持其原先的面积，在正向电压情况下，可以保持其正向电流导通的功能及效率。 | ||
| 搜索关键词： | 一种 掩埋 pn 结势垒肖特基 二极管 | ||
【主权项】：
一种掩埋PN结势垒肖特基二极管，包括背面金属层、衬底基片、基础硅外延层、掩埋体、肖特基势垒、氧化硅外环层和表面金属层；背面金属层置于衬底基片的下方；基础硅外延层覆盖于衬底基片上方；掩埋体与基础硅外延层互为异型半导体，即掩埋体与基础硅外延层各采用N型半导体和P型半导体中的一种；多个掩埋体各自独立且相互隔离地掩埋在基础硅外延层的上部，这些掩埋体与基础硅外延层形成多个PN结；环状的氧化硅外环层位于基础硅外延层的上表面边沿；肖特基势垒位于氧化硅外环层内侧的基础硅外延层之上；表面金属层置于肖特基势垒和氧化硅外环层之上；其特征在于：所述基础硅外延层的上方以及肖特基势垒和氧化硅外环层的下方还增设有一层附加硅外延层，且该附加硅外延层与基础硅外延层为同型半导体，即基础硅外延层与附加硅外延层同为N型半导体或同为P型半导体。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于桂林斯壮微电子有限责任公司，未经桂林斯壮微电子有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201220475976.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
