[实用新型]基于闪存-SRAM流水线的存储电路有效
| 申请号： | 201220652404.5 | 申请日： | 2012-11-30 |
| 公开（公告）号： | CN203133810U | 公开（公告）日： | 2013-08-14 |
| 发明（设计）人： | 肖喜中;王跃明;郎均慰;陈杨;王晟玮;庄晓琼;鲍智康 | 申请（专利权）人： | 中国科学院上海技术物理研究所 |
| 主分类号： | G06F3/06 | 分类号： | G06F3/06 |
| 代理公司： | 上海新天专利代理有限公司 31213 | 代理人： | 郭英 |
| 地址： | 200083 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本专利公开了一种基于闪存-SRAM流水线的存储电路。该电路包括相机模块、FPGA主控模块、SRAM缓存模块和闪存存储模块，电路系统工作时，相机模块产生的数据流经由FPGA主控模块调度，以流水线的方式依次写入闪存存储模块以及SRAM缓存模块中，并不断重复此过程，并不一次性写入SRAM缓存模块内；在相机模块不产生数据流的间歇期内，FPGA主控模块通过时序调度将SRAM缓存模块内的数据转移至闪存存储模块中。借助于SRAM的持续性高速数据吞吐能力，该系统避开了闪存的编程等待过程，既实现了持续性数据缓存，又使得实际缓存容量能达到数倍于系统所采用的SRAM缓存容量。在减小布线密度的同时又降低了成本，也保持了对数据速率的自适应性。 | ||
| 搜索关键词： | 基于 闪存 sram 流水线 存储 电路 | ||
【主权项】：
一种基于闪存与SRAM流水线结构的存储电路，包括相机模块、FPGA主控模块、SRAM缓存模块和闪存存储模块，其特征在于：所述的SRAM缓存模块与闪存存储模块的工作时钟之比是1:2；所述的SRAM缓存模块选取16比特数据位宽，写周期小于100ns；所述的闪存存储模块的编程时间是200μs，闪存容量大于1GB；电路系统工作时，相机模块产生的数据流经由FPGA主控模块调度，以流水线的方式依次写入闪存存储模块以及SRAM缓存模块中，并不断重复此过程，并不一次性写入SRAM缓存模块内；在相机模块不产生数据流的间歇期内，FPGA主控模块通过时序调度将SRAM缓存模块内的数据转移至闪存存储模块中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院上海技术物理研究所，未经中国科学院上海技术物理研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201220652404.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种1553B总线检测系统
- 下一篇：一种显卡散热装置
