[发明专利]微细图案形成用积层体及微细图案形成用积层体的制造方法有效
| 申请号： | 201280003345.1 | 申请日： | 2012-06-18 |
| 公开（公告）号： | CN103299396A | 公开（公告）日： | 2013-09-11 |
| 发明（设计）人： | 古池润;山口布士人;前田雅俊;有久慎司 | 申请（专利权）人： | 旭化成株式会社 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027;B29C33/38;B29C33/40;B29C33/42;B29C33/56;B29C59/02 |
| 代理公司： | 上海市华诚律师事务所 31210 | 代理人： | 徐申民;李晓 |
| 地址： | 日本大阪府大阪*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的目的在于为了在被处理体上形成高纵横比的微细图案，提供可容易地形成残留膜薄或无残留膜的微细图案的微细图案形成用积层体及微细图案形成用积层体的制造方法。本发明的微细图案形成用积层体(1)是用于在被处理体(200)上介由第1掩模层(103)形成微细图案(220)的微细图案形成用积层体(1)，其特征在于，具备在表面上具有凹凸结构(101a)的模具(101)和在凹凸结构(101a)上设置的第2掩模层(102)，第2掩模层(102)的距离(lcc)及凹凸结构(101a)的高度(h)满足下述式(1)，且距离(lcv)和高度(h)满足下述式(2)。式(1)0＜lcc＜1.0h式(2)0≤lcv≤0.05h | ||
| 搜索关键词： | 微细 图案 形成 用积层体 制造 方法 | ||
【主权项】：
一种微细图案形成用积层体，用于在被处理体上介由第1掩模层形成微细图案，其特征在于，具备在表面上具有凹凸结构的模具和在加工所述第1掩模层时作为掩模起作用的第2掩模层，所述凹凸结构的凸部顶部位置(S)与在所述凹凸结构的凹部内部形成的所述第2掩模层的界面位置(Scc)之间的距离(lcc)，以及凹凸结构的高度(h)满足下述式(1)，并且，所述凸部顶部位置(S)与在所述凸部上形成的所述第2掩模层的顶部位置(Scv)之间的距离(lcv)和所述高度(h)满足下述式(2)，式(1)0＜lcc＜1.0h式(2)0≤lcv≤0.05h。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于旭化成株式会社，未经旭化成株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201280003345.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
