[发明专利]半导体元件搭载用封装基板的制造方法、半导体元件搭载用封装基板以及半导体封装

摘要

本发明提供能够应对高密度化且可靠性也优异的半导体元件搭载用封装基板的制法等。该半导体元件搭载用封装基板的制造方法等具有如下工序：准备层叠有第1载体金属箔、第2载体金属箔和基体金属箔的多层金属箔，与基材进行层叠而形成芯基板的工序；在前述多层金属箔的第1载体金属箔与第2载体金属箔之间，物理剥离第1载体金属箔的工序；在第2载体金属箔上形成第1图案镀层的工序；在第1图案镀层上形成绝缘层、导体电路和层间连接而形成层叠体的工序；将层叠体和载体金属箔一起从芯基板分离的工序；以及通过蚀刻而形成埋入电路或立体电路的工序。

主权项

一种半导体元件搭载用封装基板的制造方法，具有如下工序：准备依次层叠有第1载体金属箔、第2载体金属箔和基体金属箔的多层金属箔，将该多层金属箔的基体金属箔侧与基材进行层叠而形成芯基板的工序；在所述多层金属箔的第1载体金属箔与第2载体金属箔之间，物理剥离第1载体金属箔的工序；在所述芯基板的第2载体金属箔上形成第1图案镀层的工序；在包含所述第1图案镀层的第2载体金属箔上形成绝缘层、导体电路和层间连接而形成层叠体的工序；在所述多层金属箔的第2载体金属箔与基体金属箔之间，将所述层叠体与第2载体金属箔一起从芯基板物理剥离而进行分离的工序；以及在所述剥离后的层叠体的第2载体金属箔上形成抗蚀剂并进行蚀刻，从而使第1图案镀层从所述层叠体表面的绝缘层露出而形成埋入电路的工序、或在所述层叠体表面的第1图案镀层上形成立体电路的工序、或在所述层叠体表面的绝缘层上形成立体电路的工序、或在所述层叠体表面的第1图案镀层上形成凹陷形状的工序。