[发明专利]用于基于活跃分析的再具体化以减少寄存器不足并提高并行度的技术

摘要

并行处理单元（PPU）内的设备编译器和连接器配置为通过将入口活跃（live-in）变量的子集再具体化用于针对程序代码所生成的控制流图中的特定块来优化使能协处理器的应用的该程序代码。设备编译器和连接器识别具有最大数目的入口活跃变量的控制流图的块，然后选择与再具体化授予其最大所估计的收益的所识别的块相关联的入口活跃变量的子集。将入口活跃变量的给定子集再具体化的收益是基于所减少的入口活跃变量的数目、再具体化的成本、以及再具体化的潜在风险来确定的。

主权项

一种用于优化能够被编译用于在并行处理单元（PPU）上执行的程序代码的计算机实现的方法，所述方法包括：针对所述程序代码生成控制流图；识别所述控制流图中的、与所述控制流图中的其他块相比具有最大数目的入口活跃变量的第一块；通过对与所述第一块相关联的入口活跃变量的不同子集实施收益分析来选择与所述第一块相关联的入口活跃变量的第一子集；以及通过将所述入口活跃变量的第一子集再具体化到在所述控制流图中的所述第一块之后的所述控制流图中的第二块中来优化所述程序代码，其中所述经优化的程序代码将在所述PPU上执行。