[发明专利]具有改进的沟道堆栈的半导体结构及其制备方法

摘要

一种用于制造具有沟道堆栈的半导体结构的方法，包括在PMOS晶体管元件（116）和NMOS晶体管元件（106）的栅极下方形成屏蔽层（120、110）；在屏蔽层上形成阈值电压控制层（122、112）；并且在阈值控制层上形成外延沟道层（124）。PMOS晶体管元件和NMOS晶体管元件的外延沟道层的至少一部分被形成为公共的均厚层。PMOS晶体管元件（116）的屏蔽层（120）可包括锑作为掺杂材料，该掺杂材料可在形成外延沟道层之前或之后被插入到该结构中。

主权项

一种用于制造具有沟道堆栈的半导体结构的方法，包括：在PMOS晶体管元件的栅极下方形成用于屏蔽所述栅极上的电荷的屏蔽层；在所述PMOS晶体管元件的所述屏蔽层上方形成包含锑的阈值电压控制层；在所述PMOS晶体管元件的所述屏蔽层上方形成所述阈值电压控制层之后，在所述PMOS晶体管元件的所述阈值电压控制层上形成外延沟道层；在NMOS晶体管元件的栅极下方形成用于屏蔽所述栅极上的电荷的屏蔽层；在所述NMOS晶体管元件的所述屏蔽层上形成阈值电压控制层；在所述NMOS晶体管元件的所述屏蔽层上形成所述阈值电压控制层之后，在所述NMOS晶体管元件的所述阈值电压控制层上形成外延沟道层；并且其中，所述PMOS晶体管元件的所述外延沟道层具有与所述NMOS晶体管元件的所述外延沟道层不同的厚度，其中所述厚度根据相应的栅极与阈值电压控制层之间的距离来测量。