[发明专利]一种乱序执行微处理器中的有条件加载指令

摘要

微处理器指令编译器将有条件加载指令编译成至少两个微指令。乱序执行流水线执行这些微指令。为了执行第一个微指令，一个执行单元从寄存器文件的源寄存器接收源操作数，并且作为响应这个执行单元使用这些源操作数产生第一结果。为了执行第二个微指令，一个执行单元接收目标寄存器的在前值及第一结果，并且作为响应，这个执行单元从由第一结果指定的存储单元读取数据且这个执行单元提供一个第二结果，如果满足条件则第二结果是此数据，并且如果不满足条件，则第二结果是目标寄存器的在前值。目标寄存器的在前值包含由执行一个微指令所产生的结果，其中这个微指令是关于第二个微指令的目标寄存器的次序上最近的在前写入者。

主权项

一种微处理器，具有定义有条件加载指令的指令集架构，所述微处理器包括：寄存器文件；指令编译器，将所述有条件加载指令编译为至少两个微指令，其中所述有条件加载指令指定所述寄存器文件的目标寄存器以及源寄存器，其中，当所述有条件加载指令的偏移量来源是立即值时，所述有条件加载指令的寻址模式是后索引或预索引；以及乱序执行流水线，包括执行所述微指令的复数个执行单元；其中为了执行所述微指令的第一个微指令，一个所述执行单元从所述寄存器文件的所述源寄存器接收源操作数，并且作为响应该一个执行单元使用所述源操作数产生第一结果；其中为了执行所述微指令的第二个微指令，一个所述执行单元接收所述目标寄存器的在前值及所述第一结果，并且作为响应，该一个执行单元从由所述第一结果指定的存储单元读取数据且该一个执行单元提供第二结果，如果满足条件时所述第二结果是所述数据，并且如果不满足所述条件时，所述第二结果是所述目标寄存器的所述在前值；其中所述目标寄存器的所述在前值包含由执行一个微指令所产生的结果，其中所述微指令是关于所述第二个微指令的所述目标寄存器的次序上最近的在前写入者。