[发明专利]数字信号处理器中用于信号处理的系统和方法有效
申请号: | 201280072527.4 | 申请日: | 2012-05-11 |
公开(公告)号: | CN104246690B | 公开(公告)日: | 2017-10-24 |
发明(设计)人: | 孙彤;陈伟钟;程志坤;郭元斌 | 申请(专利权)人: | 华为技术有限公司 |
主分类号: | G06F7/57 | 分类号: | G06F7/57 |
代理公司: | 北京亿腾知识产权代理事务所11309 | 代理人: | 陈霁 |
地址: | 518129 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 提供了用于浮点复合乘加的数字计算的方法和相关装置的实施例。所述方法包括接收输入被加数、第一积和第二积。所述输入被加数、所述第一积和所述第二积分别具有一个尾数和一个阶码。所述方法包括将所述输入被加数、所述第一积和所述第二积中具有较小阶码的两个的尾数移位以与所述输入被加数、所述第一积和所述第二积中具有最大阶码的那个的尾数一起对齐,以及将所述对齐的输入被加数、所述对齐的第一积和所述对齐的第二积相加。 | ||
搜索关键词: | 数字信号 处理器 用于 信号 处理 系统 方法 | ||
【主权项】:
一种浮点复合乘加的数字计算的方法,其特征在于,包括:接收无线基带信号;根据所述无线基带信号生成输入被加数、第一积和第二积,其中所述输入被加数、所述第一积和所述第二积分别具有一个尾数和一个阶码,其中所述第一积和所述第二积未被规格化;通过移位寄存器将所述输入被加数、所述第一积和所述第二积中具有较小阶码的两个的所述尾数移位以与所述输入被加数、所述第一积和所述第二积中具有最大阶码的那个的所述尾数一起对齐;以及通过加法器将所述对齐的输入被加数、所述对齐的第一积和所述对齐的第二积相加,其中,所述相加的过程中未做规格化。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华为技术有限公司,未经华为技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201280072527.4/,转载请声明来源钻瓜专利网。