[发明专利]基于块列循环的CMMB中LDPC编码器和编码方法

摘要

本发明提供了一种CMMB系统中两种码率LDPC码的编码方案，其特征在于，所述系统的LDPC编码器主要由控制器、向量存储器、重新排序表、高密度矩阵表、矩阵列映射表、首块列扩张表、地址发生器、重新排序单元、纵向累加单元和并行累加单元十部分组成。该编码器的编码步骤一致性强，易于实现。本发明充分利用校验矩阵的块列循环特性和列重相同特点，能在不降低编码速度的前提下有效减少存储器和逻辑资源的需求，具有成本低、功耗小等特点。

主权项

一种适合于CMMB标准采用的两种不同码率LDPC码的编码器，规则LDPC码用参数集(n,ρ,λ)来定义，校验矩阵H是r×n阶，连续N列为1块列，b=n/N，M=r/b，H的右一块列是左一块列循环下移M位的结果，通过行列交换H变换成近似下三角形状HALT，l、t和d反映了HALT与下三角矩阵的接近程度，其中，n、ρ、λ、r、N、b、M、l、t和d皆为正整数，n=k+r，两种不同码率η分别是1/2、3/4，对于这两种不同码率QC‑LDPC码，均有n=9216、λ=3、N=36和b=256，两种不同码率对应的参数ρ分别是6、12，两种不同码率对应的参数r分别是4608、2304，两种不同码率对应的参数k分别是4608、6912，两种不同码率对应的参数M分别是18、9，两种不同码率对应的参数l分别是2544、1776，两种不同码率对应的参数t分别是182、43，两种不同码率对应的参数d分别是1882、485，H对应码字c=[sp]，HALT对应码字cALT=[spALT]=[sp0p1p2]，pALT=[p0p1p2]，其特征在于，所述编码器包括以下部件：控制器，用于控制向量存储器的读写、各个查找表的读取、读写地址的产生、重新排序操作、横向累加运算和并行累加运算；向量存储器，用于存储向量q和码字c；重新排序表，用于存储向量q2中各比特在向量q中的源地址以及信息向量s和部分校验向量p1中各比特在码字c中的目的地址；高密度矩阵表，用于存储矩阵Φ的所有列向量；首块列扩张表，是将重复扩展的二维首块列信息表串联成一维得到的，先把首块列信息表的内容复制一份追加到最后一行之后，然后逐列首尾相连拼接成一维表Row[i]，其中，0≤i<2Nλ，0≤Row[i]

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。 免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州威士达信息科技有限公司，未经苏州威士达信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201310000323.6/，转载请声明来源钻瓜专利网。