[发明专利]高速数传接收机

摘要

本发明提出的一种新型高速数传接收机，旨在提供一种功能强大、通用性强，按模块化设计的数传接收机。本发明提供下述技术方案予以实现：在模拟部分，DDS产生可变时钟给ADC采样,ADC采样后的高速数据流送入数字部分中的数据分配器DMUX降速，把并行ADC数据流送入解调FPGA1进行解调，解调后的数据通过译码FPGA2实时译码，输出到FPGA3协议处理打包，FPGA3通过光电转换模块送入数据记录设备存储，将打包数据输出到远控中心，DSP接收主机监控程序下发的各种控制命令，在线对解调FPGA1和译码FPGA2的程序动态加载，将频率控制字写入FPGA3对应的DDS频率控制字寄存器中，FPGA3将DSP发出的更新命令转换成DDS对应的控制时序，产生相应的采样时钟通过滤波器送入ADC进行采样。

主权项

一种高速数传接收机，包括模拟部分和数字部分，其特征在于：在模拟部分，直接数字频率合成器DDS产生可变的采样时钟供给高速模数转换器ADC采样，采样后的高速数据流送入数字部分中的数据分配器DMUX降速，把并行ADC数据流送入可编程门阵列解调FPGA1进行解调，解调后的数据通过译码FPGA2对不同的编码数据源进行实时译码，输出译码数据到FPGA3协议处理打包，FPGA3通过光电转换模块，将打包数据经过光纤送入数据记录设备进行存储或DSP集成的千兆以太网将打包数据输出到远控中心，DSP通过集成的PCI总线接收主机监控程序下发的各种控制命令，在线对解调FPGA1和译码FPGA2的程序进行动态加载，将不同采样参数对应的频率控制字，写入FPGA3对应的DDS频率控制字寄存器中，DSP发出频率更新命令，FPGA3将更新命令转换成DDS对应的控制时序，产生相应的采样时钟通过滤波器送入ADC进行采样。