[发明专利]一种参数位宽可扩展的ECC加密硬件装置无效
| 申请号： | 201310006119.5 | 申请日： | 2013-01-08 |
| 公开（公告）号： | CN103023659A | 公开（公告）日： | 2013-04-03 |
| 发明（设计）人： | 江先阳;周正;李彬;唐从学 | 申请（专利权）人： | 武汉大学 |
| 主分类号： | H04L9/32 | 分类号： | H04L9/32;H04L9/06 |
| 代理公司： | 武汉科皓知识产权代理事务所(特殊普通合伙) 42222 | 代理人： | 严彦 |
| 地址： | 430072 湖*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种参数位宽可扩展的ECC加密硬件装置，包括ECC加/解密控制层、点运算层和域运算层。其中ECC加/解密控制层包括域宽控制单元、ECC加/解密控制单元、存储器、数据串并转换模块和支持多位宽的四个寄存器组：即一个192bit的寄存器组、一个224bits的寄存器组、一个384bits的寄存器组和一个521bit的寄存器组；点运算层包括点加和倍点运算模块和点乘运算模块；域运算层包括有限域加法、乘法、平方和求逆的运算模块。本发明很好的解决了素数域寄存器位宽可扩展问题，适合于FPGA或者ASIC实现。 | ||
| 搜索关键词： | 一种 参数 位宽可 扩展 ecc 加密 硬件 装置 | ||
【主权项】：
一种参数位宽可扩展的ECC加密硬件装置，其特征在于：包括ECC加/解密控制层、点运算层和域运算层；所述ECC加/解密控制层包括域宽控制单元、ECC加/解密控制单元、存储器、数据串并转换模块和多组寄存器组，域宽控制单元的控制总线和ECC加/解密控制单元相连；ECC加/解密控制单元的一路控制信号和点运算层中的点乘运算模块相连，另有一根控制总线和数据串并转换模块相连，32位数据总线和存储器相连；存储器和数据串并转换模块相连，数据串并转换模块和多组寄存器组分别相连；多组寄存器组选择其一输出，输出的寄存器组和点运算层中的点乘运算模块通过521位数据总线相连；所述点运算层包括点乘运算模块和点加和倍点运算模块，点乘运算模块的控制信号和521位数据总线分别和点加和倍点运算模块相连，点加和倍点运算模块的控制信号和521位数据总线和域运算层相连；所述域运算层包括有限域乘法运算模块、有限域加法运算模块、有限域平方运算模块和有限域求逆运算模块。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉大学，未经武汉大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310006119.5/，转载请声明来源钻瓜专利网。
