[发明专利]两相对称PWM信号发生器及两相正弦信号生成单元无效
申请号: | 201310011448.9 | 申请日: | 2013-01-11 |
公开(公告)号: | CN103095260A | 公开(公告)日: | 2013-05-08 |
发明(设计)人: | 史敬灼;徐迎曦;刘玉;张彩霞;马秋杰 | 申请(专利权)人: | 河南科技大学 |
主分类号: | H03K7/10 | 分类号: | H03K7/10 |
代理公司: | 郑州睿信知识产权代理有限公司 41119 | 代理人: | 陈浩 |
地址: | 471003 河*** | 国省代码: | 河南;41 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及两相对称PWM信号发生器及两相正弦信号生成单元,N位相位累加器、ROM、D/A和低通滤波器等4个模块,构成一个两相正弦信号生成单元,能够根据输入信号表达的控制要求,给出两相正弦信号。其后的比较、分频、输出控制等3个模块,对上述给出的两相正弦信号进行处理,给出两相对称PWM信号,可称之为PWM信号生成单元。本发明的电路采用FPGA和相关芯片构成,其输出为频率、相位、相位差均可连续调节的两相正弦信号,控制可靠,精度高。 | ||
搜索关键词: | 两相 对称 pwm 信号发生器 正弦 信号 生成 单元 | ||
【主权项】:
1.两相对称PWM信号发生器,其特征在于,包括:两相正弦信号生成单元和对称PWM信号生成单元,对称PWM信号生成单元以两相正弦信号生成单元输出的两相正弦信号为输入,输出两相对称PWM信号;两相正弦信号生成单元包括:一个N位相位累加器,输入信号包括频率控制字K、时钟信号CLK,以及上一时钟周期所产生的相位数据,N为相位累加器输出频率
fclk为时钟频率,N为相位累加器的字长;至少一个ROM,ROM存储预先设定的函数值,并以N位相位累加器的累加值为采样地址,输出对应的函数值,形成分别与两路正弦信号对应的数字信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于河南科技大学,未经河南科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310011448.9/,转载请声明来源钻瓜专利网。
- 上一篇:一种柱状多方向压电发电装置
- 下一篇:线性振动装置