[发明专利]半导体装置及其制造方法无效
申请号: | 201310013661.3 | 申请日: | 2013-01-15 |
公开(公告)号: | CN103311203A | 公开(公告)日: | 2013-09-18 |
发明(设计)人: | 渡边昭吾 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | H01L23/488 | 分类号: | H01L23/488;H01L21/60 |
代理公司: | 北京市中咨律师事务所 11247 | 代理人: | 刘瑞东;陈海红 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供半导体装置及其制造方法,在抑制金属线的环路高度,实现装置的薄型化的同时,可以抑制接合的工序数,抑制成本。半导体装置1具备基板2、半导体芯片3、电极衬垫5、6和金属线4。半导体芯片在基板上至少层叠2级以上。电极衬垫在基板及半导体芯片形成。金属线使电极衬垫间电气地连接。在与电极衬垫中一个电极衬垫6a结合的金属线4a的一端,设置有形成有承受面9的基部8。金属线从避开承受面的位置向在一个电极衬垫的上级设置的另一电极衬垫6b延伸。一端与在一个电极衬垫的下级设置的又一电极衬垫5结合的另一金属线4b的另一端,通过针脚式接合结合到基部的承受面。 | ||
搜索关键词: | 半导体 装置 及其 制造 方法 | ||
【主权项】:
一种半导体装置,其特征在于,具备:基板;以上述基板的半导体芯片层叠面侧为上侧时在上述基板上至少层叠2级以上的上述半导体芯片;在上述基板及上述半导体芯片上形成的电极衬垫;以及电气连接上述电极衬垫间的金属线;在与上述电极衬垫中的一个电极衬垫结合的上述金属线的一端,设置有形成有可针脚式接合的承受面的基部,上述金属线从避开上述承受面的位置向在上述一个电极衬垫的上级设置的另一电极衬垫延伸,一端结合到在上述一个电极衬垫的下级设置的又一电极衬垫的另一金属线的另一端,通过针脚式接合结合到在上述基部形成的上述承受面,与上述电极衬垫中最上级的电极衬垫结合的上述金属线的最上级的上述电极衬垫侧的一端,与在最上级的上述电极衬垫上设置的凸起连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310013661.3/,转载请声明来源钻瓜专利网。