[发明专利]基于李氏制约竞争计数编码的16线-4线编码电路

摘要

本发明公开一种基于李氏制约竞争计数编码的16线-4线编码电路，包括8个四输入或门和4个两输入或门，用于将输入的16进制计数码转换为4位李氏制约竞争计数编码；本发明所设计的基于李氏制约竞争计数编码的16线-4线编码电路具有特征序列，有规律可循，并且能够提高信号传输的可靠性，降低系统误码率。

主权项

一种基于李氏制约竞争计数编码的16线‑4线编码电路，用于将输入的16进制计数码转换为4位李氏制约竞争计数编码，其特征在于：包括8个四输入或门和4个两输入或门；所述16进制计数码的码位由第一位至第四位依次升高，所述4位李氏制约竞争计数编码的码位由第一位至第四位依次升高；所述第一四输入或门的4个输入端分别用于输入16进制计数码的第一、二、三、四位，第二四输入或门的4个输入端分别用于输入16进制计数码的第五、六、七、八位，第三四输入或门的4个输入端分别用于输入16进制计数码的第三、四、五、八位，第四四输入或门的4个输入端分别用于输入16进制计数码的第九、十、十四、十五位，第五四输入或门的4个输入端分别用于输入16进制计数码的第五、六、七、八位，第六四输入或门的4个输入端分别用于输入16进制计数码的第九、十、十一、十二位，第七四输入或门的4个输入端分别用于输入16进制计数码的第二、三、七、八位，第八四输入或门的4个输入端分别用于输入16进制计数码的第九、十二、十三、十四位；所述第一两输入或门的两个输入端分别连接第一、二四输入或门的输出端，第二两输入或门的两个输入端分别连接第三、四四输入或门的输出端，第三两输入或门的两个输入端分别连接第五、六四输入或门的输出端，第四两输入或门的两个输入端分别连接第七、八四输入或门的输出端；所述第一至四两输入或门的输出端依次输出4位输出码的第一至四位。