[发明专利]基于晶体管的高速D触发器无效

专利信息
申请号: 201310028043.6 申请日: 2013-01-24
公开(公告)号: CN103138715A 公开(公告)日: 2013-06-05
发明(设计)人: 吕红亮;刘一峰;张金灿;张义门;张玉明;周威 申请(专利权)人: 西安电子科技大学
主分类号: H03K3/012 分类号: H03K3/012;H03K3/02
代理公司: 陕西电子工业专利中心 61205 代理人: 王品华;朱红星
地址: 710071*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种基于晶体管器件的高速D触发器,主要解决现有D触发器相位噪声高和工作频率低的问题。其主要由第一锁存器(1)、第二锁存器(2)、预置电路(3)、第一电流源电路(4a)和第二电流源电路(4b)组成。由差分电路构成的预置电路(3)分别与第二锁存器(2)的输出端和第二锁存器(2)的电流输入端相连,预置电路(3)受外部信号控制实现预置功能;第一电流源电路(4a)与第一锁存器(1)的电流输入端相连,为第一锁存器(1)提供稳定的电流,第二电流源电路(4b)与第二锁存器(2)的电流输入端相连,为第二锁存器(2)提供稳定的电流。本发明电路简单,具有相位噪声低及工作频率高等优点,可应用于高速程序分频器中。
搜索关键词: 基于 晶体管 高速 触发器
【主权项】:
一种基于晶体管器件的高速D触发器,包括第一锁存器(1)、第二锁存器(2)、预置电路(3)和电流源电路(4),所述预置电路(3)用于对外界输入的预置信号进行信号采样,从而实现预置功能;所述第二锁存器(2)中的输入端与第一锁存器(1)的输出端相连,第二锁存器(2)的输出端与预置电路(3)相连,电流源电路(4)与第一锁存器(1)和第二锁存器(2)相连; 其特征在于: 预置电路(3)由第五差分电路Q17,Q18构成,该第五差分电路Q17,Q18的集电极分别与第二锁存器(2)中的第二交叉耦合电路Q11,Q12的集电极相连,该第五差分电路Q17,Q18的发射极与第二锁存器(2)的电流输入端相连; 电流源电路设为两个,且第一电流源电路(4a)与第一锁存器(1)的电流输入端相连,为第一锁存器(1)提供稳定的电流,第二电流源电路(4b)与第二锁存器(2)的电流输入端相连,为第二锁存器(2)提供稳定的电流。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310028043.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top