[发明专利]格雷码转李氏制约竞争计数编码的码制转换电路有效
| 申请号： | 201310028256.9 | 申请日： | 2013-01-24 |
| 公开（公告）号： | CN103297063A | 公开（公告）日： | 2013-09-11 |
| 发明（设计）人： | 李冰;王浩;赵霞;王刚;刘勇;董乾;朱斌 | 申请（专利权）人： | 东南大学 |
| 主分类号： | H03M13/15 | 分类号： | H03M13/15 |
| 代理公司： | 南京经纬专利商标代理有限公司 32200 | 代理人： | 许方 |
| 地址： | 214135 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种格雷码转李氏制约竞争计数编码的码制转换电路，包括4位输入寄存器，译码组合逻辑电路和4位输出寄存器，其中：4位输入寄存器在时钟上升沿将4位格雷码编码数据采集并保存，译码组合逻辑将4位输入寄存器保存的4位格雷码编码数据转成4位李氏竞争计数码编码数据，4位输出寄存器在下一个时钟上升沿采集译码组合逻辑生成的4位李氏竞争计数码编码数据，并放置到输出端口。本发明所设计的格雷码转李氏制约竞争计数编码的码制转换电路具有结构简单、工作频率高的两个特点，在实际应用中能增强编码的纠错能力。 | ||
| 搜索关键词： | 格雷码转李氏 制约 竞争 计数 编码 转换 电路 | ||
【主权项】：
一种格雷码转李氏制约竞争计数编码的码制转换电路，其特征在于：包括4位输入寄存器，译码组合逻辑电路和4位输出寄存器，所述4位输入寄存器和4位输出寄存器分别由一个4位D触发器构成，其中：所述4位输入寄存器在时钟上升沿采集并保存4位格雷码编码数据，并将采集到的4位格雷码编码数据传输至译码组合逻辑电路，所述译码组合逻辑电路在一个时钟周期内将接收到的4位格雷码编码数据转换成4位李氏竞争计数码编码数据，并传输至4位输出寄存器；所述4位输出寄存器在时钟上升沿采集并保存译码组合逻辑电路转换后的4位李氏竞争计数码编码数据，并将采集到的4位李氏竞争计数码编码数据传输至输出端口，同时在复位控制信号有效时将输出端口数据清零。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东南大学，未经东南大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310028256.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
