[发明专利]半导体器件制造方法有效
申请号: | 201310031150.4 | 申请日: | 2013-01-28 |
公开(公告)号: | CN103972088B | 公开(公告)日: | 2018-02-13 |
发明(设计)人: | 贾昆鹏;朱慧珑 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/336 | 分类号: | H01L21/336 |
代理公司: | 北京蓝智辉煌知识产权代理事务所(普通合伙)11345 | 代理人: | 陈红 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种石墨烯器件的制造方法,基于叠层方法自限制生长石墨烯纳米带器件。在本发明的方法中,利用多层介质层和金属层的叠层结构,自限制地在金属层侧面原位生长石墨烯纳米带,通过设定金属层的层数和厚度,可以获得宽度在5nm以内的高精度的石墨烯纳米带,并且可以高度控制石墨烯纳米带的宽度和均一性,具有吞吐量大、适于大规模集成的特点;同时,本发明获得的石墨烯纳米带的边缘粗糙度低,可用于制备三维的石墨烯器件而具有极高的集成度。 | ||
搜索关键词: | 半导体器件 制造 方法 | ||
【主权项】:
一种半导体器件制造方法,用于制造石墨烯器件,其中,包括如下步骤:提供衬底;在所述衬底上形成由至少一个第一介质层和至少一个金属层交替堆叠形成的叠层,所述第一介质层的材料为二氧化硅、氮化硅或氧化铝,沉积工艺为CVD、PVD、ALD,厚度为10nm~20nm;采用各向异性刻蚀工艺,对所述叠层进行图案化,获得叠层堆垛结构,在所述叠层堆垛结构中,所述至少一个第一介质层和所述至少一个金属层具有暴露的侧面;在所述至少一个金属层的暴露的侧面上生长石墨烯层;全面沉积第二介质层,以填充各个所述叠层堆垛结构之间的空隙;去除所述至少一个第一介质层和所述至少一个金属层,以使所述石墨烯层转移至所述第二介质层的侧面上。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310031150.4/,转载请声明来源钻瓜专利网。
- 上一篇:一种多功能沙发
- 下一篇:与位置有关的显示装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造