[发明专利]致能一总线上的一多核环境的装置中的驱动器与方法有效

专利信息
申请号: 201310038652.X 申请日: 2010-04-12
公开(公告)号: CN103150284A 公开(公告)日: 2013-06-12
发明(设计)人: 达鲁斯·D·嘉斯金斯;詹姆斯·R·隆柏格 申请(专利权)人: 威盛电子股份有限公司
主分类号: G06F13/40 分类号: G06F13/40
代理公司: 北京林达刘知识产权代理事务所(普通合伙) 11277 代理人: 刘新宇
地址: 中国台湾新北*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种致能与提供一总线上的一多核环境的装置与方法,其中该总线由主动终端阻抗控制,该装置包括一通讯协定分析器与多个驱动器。通讯协定分析器位于一处理器核内且用以接收一个或以上的通讯协定信号,并且表示该处理器核是否拥有该总线。多个驱动器耦接于该通讯协定分析器,每一驱动器包括多个对应节点的其中一节点,且用以控制该其中一节点如何被驱动以响应该处理器核是否拥有该总线。每一该驱动器包括以通讯协定为基础的多核逻辑电路,用以当该处理器核拥有该总线时致能一上拉逻辑电路,以及当该处理器核未拥有该总线时去能该上拉逻辑电路。本发明提供良好的总线主动阻抗控制并保留所需的传输线特性。
搜索关键词: 一总 线上 多核 环境 装置 中的 驱动器 方法
【主权项】:
一种致能一总线上的一多核环境的装置中的驱动器,该驱动器应用于多核环境中,且用以控制对应于该驱动器的一节点如何被驱动以响应处理器核是否拥有该总线,其特征在于,该总线由主动终端阻抗控制,该驱动器包括:一以通讯协定为基础的多核逻辑电路,用以当该处理器核拥有该总线时致能一上拉逻辑电路,以及当该处理器核未拥有该总线时去能该上拉逻辑电路;其中,当驱动该总线时,该以通讯协定为基础的多核逻辑电路致能一第一下拉逻辑电路与去能该上拉逻辑电路,并且驱动该节点至一规定的低电压电平;当未驱动该总线时,该以通讯协定为基础的多核逻辑电路令在该总线上的另一装置驱动该节点至一规定的低电压电平。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于威盛电子股份有限公司,未经威盛电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310038652.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top