[发明专利]一种基于双归一化修正因子的LDPC译码器及译码方法

摘要

本发明提供一种基于双归一化修正因子的LDPC译码器及译码方法。所述译码器电路包括信道数据存储模块、变量节点外信息数据存储模块、基于双归一化修正因子λ1和λ2的校验运算模块、校验节点外信息数据存储模块、变量运算模块和输出模块，所述译码器采用一种双归一化修正因子λ1和λ2的译码方法，其中第一个修正因子λ1对所述校验运算单元中计算得出的最小值进行归一化修正，其中第二个修正因子λ2对所述校验运算单元中计算得出的次小值进行归一化修正，所述双归一化修正因子λ1和λ2由最小‑和算法及置信传播算法中校验节点运算结果的均值计算得出。本发明的译码器在保证电路复杂度不变的前提下，提高了译码器的误码率性能。

主权项

一种基于双归一化修正因子的LDPC译码器，其特征在于：包括信道数据存储模块，用于接收信道数据，并将信道数据输入至变量节点外信息数据存储模块及变量运算模块；变量节点外信息数据存储模块，用于接收信道数据及变量运算模块输出的变量节点外信息数据和变量节点比特信息数据；校验运算模块，用于接收变量节点外信息数据和变量节点比特信息数据，并将校验节点外信息数据输出至校验节点外信息数据存储模块，所述校验运算模块将变量节点比特信息数据进行奇偶校验，并将奇偶校验结果输出至输出模块；所述校验运算模块包括多个校验运算单元和两倍于校验运算单元的修正运算单元，所述校验运算单元产生最小值与次小值两个输出，每个校验运算单元与2个所述修正运算单元连接，所述修正运算单元分别完成对所述最小值与所述次小值的修正运算；校验节点外信息数据存储模块，用于接收所述校验运算模块输出的数据并对所述校验运算模块输出的数据进行缓存，所述校验节点外信息数据存储模块将数据输出至所述变量运算模块；所述变量运算模块，用于接收所述校验节点外信息数据存储模块输出数据和所述信道数据存储模块所输出的数据，并产生变量节点外信息数据和变量节点比特信息数据，并将变量节点外信息数据和变量节点比特信息数据输出至所述变量节点外信息数据存储模块；所述输出模块，用于根据所述校验运算模块输出的奇偶校验结果以及迭代次数控制输出变量节点的比特信息数据至电路外部；其中连接于校验运算模块的第一个修正运算单元利用归一化修正因子λ1对所述校验运算模块中计算得出的最小值进行归一化修正，其中第二个修正运算单元利用归一化修正因子λ2对所述校验运算模块中计算得出的次小值进行归一化修正，所述最小值与次小值分别经两个修正运算单元修正后产生校验节点外信息数据，所述修正运算单元执行乘法修正或减法修正，或执行基于乘法、减法的修正。