[发明专利]基于HOG和SVM的行人检测系统的FPGA架构及其实现方法

摘要

本发明公开了基于HOG和SVM的行人检测系统的FPGA实现方法，包括输入步骤，梯度和方向计算步骤，直方图生成步骤，二值化步骤，SVM分类步骤，输出步骤。本发明还提供了基于HOG和SVM的行人检测系统的FPGA实现方法采用的架构，包括输入单元，梯度和方向计算单元，直方图生成单元，二值化单元，SVM分类单元，输出单元五部分。本发明主要解决了基于HOG和SVM行人检测算法在PC上运算速度过慢和对硬件实现的移植优化问题，实现了一种实时的，低功耗的，高检测率和低资源消耗的嵌入式行人检测系统的FPGA实现方案，为行人检测在嵌入式领域的推广发展提供了一种解决方案。

主权项

基于HOG和SVM的行人检测系统的FPGA实现方法，包括：输入步骤，由一个嵌入式摄像头采集待检图像，并经由ARM微控制器传输给FPGA芯片，所述待检图像是标准的RGB565图像；输出步骤，将FPGA对图像数据处理判断后的检测结果返回给ARM微控制器，最终ARM微控制器根据FPGA返回的检测结果将待检图像中有行人的部分通过无线传输模块传送给上位机；其特征在于，所述FPGA实现方法还包括：梯度和方向计算步骤，用于流水式计算待检图像的梯度值和方向，并在计算完成后进入直方图生成步骤；直方图生成步骤，用于实现生成直方图，将待检图像划分为若干个检测窗口，每个检测窗口分割成若干个Block，每个Block包含若干个向量，即特征值；二值化步骤，用于实现每个Block内的所有特征值的二值化运算，并输出HOG特征值为1或者0；当前检测窗口的HOG特征值利用移位寄存器存储，当前计算不需要的HOG特征值利用BRAM暂存；当一个检测窗口的HOG特征值全部存储到移位寄存器后，送入SVM分类步骤；SVM分类步骤，用于对应特征值为1的SVM分类器的向量的加法运算，并将检测结果送入输出步骤。