[发明专利]在Si基上制备InP基HEMT的方法有效
| 申请号： | 201310061105.3 | 申请日： | 2013-02-27 |
| 公开（公告）号： | CN103137477A | 公开（公告）日： | 2013-06-05 |
| 发明（设计）人： | 李士颜;周旭亮;于鸿艳;李梦珂;米俊萍;潘教青 | 申请（专利权）人： | 中国科学院半导体研究所 |
| 主分类号： | H01L21/335 | 分类号： | H01L21/335;H01L21/205 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 宋焰琴 |
| 地址： | 100083 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种在Si基上制备InP基HEMT的方法，包括步骤S1：在硅衬底上生长SiO2层；步骤S2：刻蚀所述SiO2层，以在该SiO2层上形成多个沟槽，并使沟槽底部露出所述硅衬底；步骤S3：采用低压MOCVD工艺在所述沟槽内依次生长第一InP缓冲层、掺Fe的InP半绝缘层、第二InP缓冲层、GaInAs沟道层、AlInAs隔离层、掺杂Si的AlInAs供应层、势垒层、掺杂Si的GaInAs接触层；步骤S4：在所述掺杂Si的GaInAs接触层上制作源极、漏极和栅极。本发明通过改变生长原料，降低生长温度，优化生长速率，减少了异质界面的缺陷，提高了外延层的质量。 | ||
| 搜索关键词： | si 制备 inp hemt 方法 | ||
【主权项】：
一种在Si基上制备InP基HEMT的方法，其特征在于，包括如下步骤： 步骤S1：在硅衬底上生长SiO2层； 步骤S2：刻蚀所述SiO2层，以在该SiO2层上形成多个沟槽，并使沟槽底部露出所述硅衬底； 步骤S3：采用低压MOCVD工艺在所述沟槽内依次生长第一InP缓冲层、掺Fe的InP半绝缘层、第二InP缓冲层、GaInAs沟道层、AlInAs隔离层、掺杂Si的AlInAs供应层、势垒层、掺杂Si的GaInAs接触层； 步骤S4：在所述掺杂Si的GaInAs接触层上制作源极、漏极和栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院半导体研究所，未经中国科学院半导体研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310061105.3/，转载请声明来源钻瓜专利网。
- 上一篇：干式交流独立式电子式互感器
- 下一篇：微波低噪声封装器件用噪声参数测试夹具
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
