[发明专利]一种多核体系并行仿真系统

摘要

一种多核体系并行仿真系统，包括端口模拟模块、数据乱序调度模块、数据转送模块和计时模块。端口模拟模块记录并更新多核体系中各成员输出端口和输入端口的空闲情况，数据乱序调度模块对通信数据进行乱序调度，以提高端口的利用率，数据转送模块对通信数据进行转送，利用局部存储器减少任务等待时间，计时模块记录每个成员的时间进度，为数据的转送模块和乱序调度模块提供时间参考。利用本发明提出的多核体系并行仿真系统，可以快速的搭建出针对定硬件环境的仿真模型，从而加速了对多核体系静态调度算法的验证。

主权项

一种多核体系并行仿真系统，其特征在于包括端口模拟模块、数据乱序调度模块、数据转送模块和计时模块；所述多核体系是指多核处理器或者计算机集群，多核处理器中包括多个处理器核心，计算机集群中包括多台计算机，多核体系的成员是指处理器核心或者集群中的计算机；端口模拟模块记录并更新多核体系中各成员的输出端口和输入端口的空闲情况；数据转送模块通过转送成员对通信数据进行转送，利用模拟的局部存储器减少任务等待时间，同时，转送成员被记录在数据转送模块中，所述转送成员是指多核体系中能把自身接收到的通信数据进行转发操作的成员；数据乱序调度模块根据端口模拟模块提供的各成员的输出端口和输入端口的空闲情况和数据转送模块中记录的转送成员对通信数据进行乱序调度，以提高端口的利用率；计时模块记录每个成员的时间进度，为数据转送模块和数据乱序调度模块提供时间参考。