[发明专利]一种gene乱序发射处理器内核

摘要

本发明公开了一种gene乱序发射处理器内核。本发明包括译码控制模块和写回控制模块，对应于处理器流水线当中的译码级和写回级。所述的译码控制模块包含：指令流控制模块、指令发射控制模块、数据旁路控制模块、寄存器访问模块、写回允许模块、指令发送模块。所述的写回控制模块包括：写回结果寄存模块、写回输出模块。本发明使用集总控制的译码控制模块和写回控制模块，实现了处理器指令的高效乱序发射，最大限度地开发了处理器的指令级并行度，避免了寄存器重命名技术中的数目庞大的物理寄存器，节省了保留站技术当中大量的硬件资源的消耗。

主权项

一种gene乱序发射处理器内核，包括译码控制模块和写回控制模块，对应于处理器流水线当中的译码级和写回级，其特征在于：所述的译码控制模块包含：指令流控制模块、指令发射控制模块、数据旁路控制模块、寄存器访问模块、写回允许模块和指令发送模块；所述的指令流控制模块负责接收要发射的M指令，记录指令信息、检测指令的执行情况，以供其它模块使用；根据发射允许信号和当前M条指令的发射情况来决定哪条指令可以发射，并将该信号送出，供其它模块使用；根据写回控制模块送来的写回完成信号，删除已经写回完成的指令，读入新的指令；所述的M是大于1的自然数；所述的指令发射模块根据指令流控制模块当中的指令信息和数据旁路完成信号，决定M条指令当中哪条指令的冲突已经解决，并产生发射允许的信号，供其它模块使用；所述的数据旁路控制模块接收写回控制模块送回的旁路数据，重定向到需要该数据的指令，然后产生指示该数据旁路完成的信号，以供其它模块使用；所述的寄存器访问模块根据指令流控制模块的指令信息进行寄存器的访问，并将访问的结果送出，供其它模块使用；所述的写回允许模块根据指令流控制模块当中的信息，来决定每条指令要更新的寄存器是否已经读取完成，当寄存器读取完成之后，送出写回允许信号，表明该条指令的数据可以更新寄存器，并将该信号送出，供其它模块使用；所述的指令发送模块根据哪条指令可以发射的信息从M条指令中选出要发射的指令，从寄存器文件访存结果和旁路回来的数据当中选择出该条指令的最新操作数，并将要发射的指令和指令的最新操作数送出；所述的写回控制模块包括：写回结果寄存模块和写回输出模块；所述的写回结果寄存模块负责接收要写回的M条指令，并将要写回的结果、要写回的目的寄存器等信息记录下来，根据指令流控制模块送来的写回允许信号来决定哪条指令可以写回，产生写回完成信号，供其它模块使用；所述的写回输出模块根据写回结果寄存模块当中的信息将当前要写回的结果写回到寄存器当中，完成数据写回。