[发明专利]采用静态存储实现的虚拟FIFO的装置无效
| 申请号： | 201310087059.4 | 申请日： | 2013-03-19 |
| 公开（公告）号： | CN103218311A | 公开（公告）日： | 2013-07-24 |
| 发明（设计）人： | 马晓川;鄢社锋;林格平;杨力;林津丞;李宾 | 申请（专利权）人： | 中国科学院声学研究所 |
| 主分类号： | G06F12/08 | 分类号： | G06F12/08;G06F13/20 |
| 代理公司： | 北京法思腾知识产权代理有限公司 11318 | 代理人： | 杨小蓉;杨青 |
| 地址： | 100190 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种采用静态存储来实现虚拟FIFO的装置，主要包括：数据上/下行二级FIFO模块、状态机模块和外部一级FIFO模块，所述数据上/下行二级FIFO模块，数据上行二级FIFO模块和数据下行二级FIFO模块，其均由由FPGA内部的存储器块构成，用于将数据进行初级的传输；所述状态机模块，用于利用FPGA控制数据流的传输状态；所述外部一级FIFO模块，由静态存储实现，用于实现大容量的FIFO数据缓存。本发明采用SRAM实现了虚拟FIFO，相比于专门的片外FIFO器件和FPGA内部FIFO，在保证高速大容量数据缓存的同时，极大地降低了硬件成本，并且提高了系统的可靠性。 | ||
| 搜索关键词： | 采用 静态 存储 实现 虚拟 fifo 装置 | ||
【主权项】：
一种采用静态存储来实现虚拟FIFO的装置，主要包括：数据上/下行二级FIFO模块、状态机模块和外部一级FIFO模块，其中所述数据上/下行二级FIFO模块，数据上行二级FIFO模块和数据下行二级FIFO模块，其均由由FPGA内部的存储器块构成，用于将数据进行初级的传输；所述状态机模块，用于利用FPGA控制数据流的传输状态；所述外部一级FIFO模块，由静态存储实现，用于实现大容量的FIFO数据缓存。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院声学研究所，未经中国科学院声学研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310087059.4/，转载请声明来源钻瓜专利网。
- 上一篇：采用数据驱动机制多处理器间数据通信电路
- 下一篇：虚拟机迁移方法和装置
