[发明专利]一种低静态功耗的电流模带隙基准电压电路

摘要

一种低静态功耗的电流模带隙基准电压电路，基于传统带隙基准电压电路，设有PNP三极管Q1和Q2，PMOS管M1、M2和M3，运算放大器OP，电阻R1、R2、R3、R4；其特征在于：将上述传统的带隙基准电压电路加以改进，将去掉电阻R1、R3，在运算放大器OP的同相输入端及运算放大器OP的反相输入端与PMOS管M3的漏极之间分别增设电阻R5及R6，R5=R6。本发明电路在电源电压和三极管Q1、Q2偏置电流均相同的条件下，输出基准电压为1V时所消耗的总静态功耗比传统结构降低了约70%。

主权项

一种低静态功耗的电流模带隙基准电压电路，基于传统带隙基准电压电路，设有PNP三极管Q1和Q2，PMOS管M1、M2和M3，运算放大器OP，电阻R1、R2、R3、R4；PNP三极管Q1和Q2的基极和集电极均接地，PNP三极管Q1的发射极通过电阻R2与运算放大器OP的同相输入端以及PMOS管M1的漏极、电阻R1的一端连接，电阻R1另一端接地，PNP三极管Q2的发射极与运算放大器OP的反相输入端以及PMOS管M2的漏极、电阻R3的一端连接，电阻R3另一端接地，运算放大器OP的输出端与PMOS管M1、M2和M3的栅极连接，PMOS管M3的漏极通过电阻R4接地，PMOS管M1、M2和M3的源极和衬底均连接电源电压VDD，PMOS管M3的漏极输出基准电压Vref；其特征在于：将上述传统的带隙基准电压电路加以改进，去掉电阻R1、R3，在运算放大器OP的同相输入端及运算放大器OP的反相输入端与PMOS管M3的漏极之间分别增设电阻R5及R6。