[发明专利]一种基于遗传算法的低噪声放大器的优化设计方法

摘要

本发明公开了一种基于遗传算法的低噪声放大器（LNA）的优化设计方法，解决了LNA设计中多目标优化的问题。以LNA中电路参数，如晶体管尺寸和无源器件值，作为变量，以LNA的阻抗匹配和晶体管的电流方程作为约束条件，以基于方程的电路性能评估技术作为电路性能评估方法，以带精英策略的并行遗传算法作为全局搜索算法，对LNA的增益、噪声系数和功耗同时进行优化。这种优化方法可以快速得到电路的优化结果，十分适用于特定约束、性能和功能的电路设计。本发明可用于深亚微米射频CMOS集成电路，广泛应用于航空航天领域的电子系统中。

主权项

1.一种基于遗传算法的低噪声放大器的优化设计方法，包括以下步骤：步骤一：确定LNA的电路结构；LNA包括主放大电路、源级耦合电感L_s、输入匹配电感L_g、单端转差分输出级；主放大电路为单端输入，包括第一共源晶体管M₁、第一共栅晶体管M₂、电容C_ex、负载电阻R₁；第一共源晶体管M₁和第一共栅晶体管M₂组成共源共栅结构，第一共源晶体管M₁的栅极与输入匹配电感L_g相连，源极通过源极耦合电感L_s接地，漏极与第一共栅晶体管M₂的源极相连；第一共栅晶体管M₂的栅极与电源V_dd相连，漏极通过负载电阻R₁与电源V_dd相连；电容C_ex并联在第一共源晶体管M₁的栅源级之间；单端转差分输出级包括第二共源晶体管M₃、第二共栅晶体管M₄、耦合电容C₁、负载电阻R₂；第二共源晶体管M₃和第二共栅晶体管M₄组成共源共栅结构，第二共源晶体管M₃的栅极通过耦合电容C₁与第一共源晶体管M₁的漏极相连，源极接地，漏极与第二共栅晶体管M₄的源极相连；第二共栅晶体管M₄的栅极与电源V_dd相连，漏极通过第二电阻R₂与电源V_dd相连；低压偏置电流源V_bias通过电阻R₃和R₄分别加到第一共源晶体管M₁和第二共源晶体管M₃的栅极；射频信号RF_IN通过输入匹配电感L_g输入到第一共源晶体管M₁的栅极，经过放大之后变成差分信号RF_OUT，分别从第一共栅晶体管M₂和第二共栅晶体管M₄的漏极输出；步骤二：设定自变量；设定自变量如下：工作电流I_D、晶体管的沟道宽度W、第一共源晶体管M₁的栅源级并联电容C_ex、第一共源晶体管M₁的跨导g_m、第一共源晶体管M₁的栅源间电容C_gs、第一共源晶体管M₁的源级耦合电感L_s、输入匹配电感L_g；步骤三：确立约束条件；首先确立线性约束条件，根据选用的工艺和电源电压，确立W和C_ex的取值范围；根据确立C_gs的取值范围，其中：C_ox为单位面积的栅氧化层电容；根据功耗P的限制，确立偏置电流I_D的取值范围为：0<ID<PVdd]]>设定非线性约束条件：gm=2μnCoxWLID]]>其中：μ_n为电子迁移率；将输入阻抗匹配作为约束条件，LNA输入端口的天线或者天线滤波器均为50欧姆，因此LNA的输入阻抗Z_in等于50欧姆的共轭，具体为：Zin=jω(Lg+Ls)+gmLsCex+Cgs+1jω(Cex+Cgs)=50]]>其中，j代表虚数，得到：gmLsCex+Cgs=50(Lg+Ls)(Cex+Cgs)ω2=1]]>其中，ω为工作频率；步骤四：确立优化目标；优化目标主要为增益G、噪声系数NF和功耗P；优化目标函数如下：G=gm/(Cgs+Cex)2ωRsNF=101g{1+2.4ωgm/(Cgs+Cex)+RnRe[Ys]|Yopt-Ys|2}P=Vdd·ID]]>其中，α为工艺库常数；δ为栅噪声系数；γ是与偏置状态有关的系数；c为沟道噪声和栅极噪声的相关系数；R_s为天线或者天线滤波器的阻抗，即50欧姆，Y_opt＝1/Z_opt，Y_s＝1/Z_s，其中：Zopt=αδ5γ(1-|c|2)+j(Cgs+CexCgs+α|c|δ5γ)ωCgs{α2δ5γ(1-|c|2)+(Cgs+CexCgs+α|c|δ5γ)2}-jωLsZs=Rs+jωLg]]>步骤五：采用带精英策略的并行遗传算法对LNA的设计参数进行多目标优化，得到优化结果；步骤六:按照优化结果对LNA电路进行仿真，根据仿真结果对工作电流I_D，晶体管的沟道宽度W，第一共源晶体管M₁的栅源级并联电容C_ex，第一共源晶体管M₁的源级耦合电感L_s和输入匹配电感L_g参数进行调整，确定最终的参数大小，得到低噪声放大器。