[发明专利]一种半导体器件的制造方法有效
| 申请号： | 201310116173.5 | 申请日： | 2013-04-03 |
| 公开（公告）号： | CN104103587B | 公开（公告）日： | 2017-10-20 |
| 发明（设计）人： | 王冬江;何其暘 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238 |
| 代理公司： | 北京市磐华律师事务所11336 | 代理人： | 董巍,高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件的制造方法，包括提供半导体衬底，在半导体衬底上依次形成高k介电层、覆盖层和牺牲栅电极层；在牺牲栅电极层上形成图形化的第一硬掩膜层；以图形化的第一硬掩膜层为掩膜，蚀刻牺牲栅电极层，在覆盖层上形成叠层结构；形成包围叠层结构的侧壁材料层；蚀刻侧壁材料层，以在叠层结构的两侧形成侧壁；依次蚀刻覆盖层和高k介电层。根据本发明，可以在半导体衬底上形成具有下述结构特征的伪栅极结构伪栅极结构中的覆盖层和高k介电层的宽度大于牺牲栅电极层的宽度，进一步提升最终形成的半导体器件的性能。 | ||
| 搜索关键词： | 一种 半导体器件 制造 方法 | ||
【主权项】：
一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成高k介电层、覆盖层和牺牲栅电极层；在所述牺牲栅电极层上形成图形化的第一硬掩膜层；以所述图形化的第一硬掩膜层为掩膜，蚀刻所述牺牲栅电极层，在所述覆盖层上形成叠层结构，所述叠层结构的宽度等同于后续形成的金属栅极的宽度；形成包围所述叠层结构的侧壁材料层；蚀刻所述侧壁材料层，以在所述叠层结构的两侧形成侧壁；依次蚀刻所述覆盖层和所述高k介电层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310116173.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
