[发明专利]一种优化实时任务WCET的指令预取内容选取方法

摘要

本发明提出了一种优化实时任务WCET的指令预取内容选取方法，在现有指令高速缓存硬件中添加指令信息表(BBIT)的硬件结构。本发明方法首先对硬件配置进行初始化，通过编译器或者静态程序特征分析工具收集静态程序基本块集合，然后剔除只覆盖一个存储块的基本块，并收集最坏执行情况下的各程序基本块的执行频度，按照执行频度对程序基本块排序，最后按顺选取指定数量的程序基本块的信息存储到BBIT中。在指令高速缓存访问过程中，同时查找指令高速缓存和BBIT，能够有效避免最坏执行情况下的指令高速缓存访问缺失，满足实时任务的需求；同时，本发明方法能有效降低硬件设计开销，实现方法简单、直接。

主权项

一种优化实时任务WCET（最坏执行时间）的指令预取内容选取方法，在现有指令高速缓存硬件中添加指令信息表（BBIT）的硬件结构，BBIT用于存储从静态程序基本块集合中采用所述的指令预取内容选取方法选取指定数量的基本块信息，其特征在于，所述的基本块信息包括基本块的起始块地址以及块长度；所述的指令预取内容选取方法包括如下步骤：步骤一：硬件配置初始化，对影响WCET分析的微结构的参数进行设置，影响WCET分析的微结构包括高速缓存、流水线及分支预测器；步骤二：通过编译器或者静态程序特征分析工具收集静态程序基本块集合；步骤三：从静态程序基本块集合中剔除只覆盖一个存储块的基本块；步骤四：使用WCET分析工具对任务执行WCET静态分析，收集最坏执行情况下的程序基本块的执行频度，并将每个程序基本块表示为一个三元组：（起始块地址，块长度，执行频度）；步骤五：按照基本块的执行频度从高到低的顺序，对静态程序基本块集合中的基本块进行排序；对于执行频度相同的基本块，依照块长度从大到小的顺序排列；执行频度和块长度均一致的基本块的排列顺序随机；步骤六：假设BBIT中包含n个表项目数，将有序基本块集合中的前n个基本块的信息存储到BBIT中。