[发明专利]半导体器件的制造方法有效
| 申请号： | 201310130298.3 | 申请日： | 2013-04-15 |
| 公开（公告）号： | CN104103590B | 公开（公告）日： | 2017-05-17 |
| 发明（设计）人： | 刘焕新 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L21/316 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙)31237 | 代理人： | 屈蘅,李时云 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种半导体器件的制造方法，包括以下步骤提供半导体衬底，所述半导体衬底包括PMOS区域和NMOS区域，所述PMOS区域上形成有PMOS栅极，在所述PMOS栅极的侧壁上形成第一氧化硅层，在所述第一氧化硅上形成第一氮化硅层，在所述第一氮化硅层上形成第二氧化硅层，在所述第二氧化硅层上形成第二氮化硅层，在所述PMOS区域刻蚀形成凹陷，在所述凹陷中形成锗硅应力层，除去第二氧化硅层和第二氮化硅层，其中，所述第一氧化硅层的厚度大于40埃。在本发明提供的半导体器件的制造方法中，增大了第一氧化硅层的厚度，能够保证工艺过程中不会暴露出锗硅（SiGe）应力层，进而避免锗硅（SiGe）应力层与剥离液发生反应，造成锗硅（SiGe）应力层损伤。 | ||
| 搜索关键词： | 半导体器件 制造 方法 | ||
【主权项】：
一种半导体器件的制造方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括PMOS区域和NMOS区域，所述PMOS区域上形成有PMOS栅极；在所述PMOS栅极的侧壁上形成第一氧化硅层；在所述第一氧化硅上形成第一氮化硅层；在所述第一氮化硅层上形成第二氧化硅层；在所述第二氧化硅层上形成第二氮化硅层；在所述PMOS区域形成凹陷，在所述凹陷中形成锗硅应力层，在所述锗硅应力层上形成帽层；除去第二氧化硅层和第二氮化硅层；其中，所述第一氧化硅层为L形，所述帽层和第一氧化硅层完全遮盖所述锗硅应力层，并且，所述第一氧化硅层的厚度大于40埃。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310130298.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
