[发明专利]基于FPGA的UDP/IPv6硬件协议栈及实现方法

摘要

本发明涉及基于FPGA的UDP/IPv6硬件协议栈，包括外部接口模块、UDP发送数据寄存器模块、UDP发送控制模块、配置寄存器模块、ICMPv6发送控制模块、发送优先级控制模块、DM9000驱动模块、接收数据预处理模块、ICMPv6处理模块、数据更新模块及UDP接收数据寄存器模块。协议栈在传输层和网络层上实现如下功能：支持全球地址单播地址和链路本地单播地址、重复地址检测、无状态自动配置、地址解析、回送应答、UDP传输等功能。本发明还包含由具有自动清零功能缓存表项组成的邻节点高速缓存表、默认路由表、前缀列表，通过优级方法解决发送过程的冲突问题，不但提高发送数据的效率，且简化设计，使整个系统得以优化，节省大量存储资源。

主权项

一种基于FPGA的UDP/IPv6硬件协议栈，其特征在于，该协议栈包括：外部接口模块，用于外部跟协议栈的通信；UDP发送数据寄存器模块，用于存放待发送的UDP数据；UDP发送控制模块，用于把UDP数据组装成IPv6报文；配置寄存器模块，用于存放协议栈的配置信息；ICMPv6发送控制模块，用于组装ICMPv6报文；发送优先级控制模块，用于解决当同时需要发送UDP报文和ICMPv6报文时的冲突问题；DM9000驱动模块，用于把组装好的IPv6报文通过DM9000发送出去并且通过DM9000接收报文；接收数据预处理模块，用于过滤掉接收到的不需要处理的报文；ICMPv6处理模块，用于提取接收到的ICMPv6报文中的有用信息；数据更新模块，用于根据从ICMPv6提取的信息更新协议栈的配置信息；UDP接收数据寄存器模块，用于存放接收到的UDP报文。