[发明专利]以后图案化处理形成集成电路的方法无效
| 申请号： | 201310143184.2 | 申请日： | 2013-04-23 |
| 公开（公告）号： | CN103579094A | 公开（公告）日： | 2014-02-12 |
| 发明（设计）人： | B·欣策;F·孔希茨基;U·斯托克顿 | 申请（专利权）人： | 格罗方德半导体公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 北京戈程知识产权代理有限公司 11314 | 代理人： | 程伟;王锦阳 |
| 地址： | 英属开曼群*** | 国省代码： | 开曼群岛;KY |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种以后图案化处理形成集成电路的方法，其中，提供数种用于形成集成电路的方法。在一具体实施例中，形成集成电路的一种方法包含下列步骤：形成覆于基底衬底上的低介电常数介电层。图案化在该低介电常数介电层上面的蚀刻掩膜。通过该蚀刻掩膜，蚀刻凹处进入该低介电常数介电层以暴露在该凹处内的凹陷表面。在蚀刻后，退火该低介电常数介电层及该基底衬底。在退火环境中进行退火，例如在提供该退火环境的退火炉中。使凹陷表面暴露于该退火环境。在退火后，沉积导电材料于该凹处中以形成嵌入电性互连。 | ||
| 搜索关键词： | 以后 图案 处理 形成 集成电路 方法 | ||
【主权项】：
一种形成集成电路的方法，该方法包含：形成覆于基底衬底上的低介电常数介电层；图案化在该低介电常数介电层上方的蚀刻掩膜；通过该蚀刻掩膜，蚀刻进入该低介电常数介电层的凹处，以暴露在该凹处内的凹陷表面；在蚀刻后，退火该低介电常数介电层及该基底衬底，其中，在温度至少约有100℃的无等离子退火环境中以及在该凹陷表面暴露于该退火环境下进行退火；以及在退火后，沉积导电材料于该凹处中，以形成嵌入电性互连。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于格罗方德半导体公司，未经格罗方德半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310143184.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
