[发明专利]一种线列多路开关无效
申请号: | 201310150763.X | 申请日: | 2013-04-26 |
公开(公告)号: | CN103246202A | 公开(公告)日: | 2013-08-14 |
发明(设计)人: | 华桦;胡晓宁 | 申请(专利权)人: | 中国科学院上海技术物理研究所 |
主分类号: | G05B15/02 | 分类号: | G05B15/02 |
代理公司: | 上海新天专利代理有限公司 31213 | 代理人: | 郭英 |
地址: | 200083 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种线列多路开关,它根据连接顺序依次由计算机串口、电平转换模块、计数器模块、译码器模块、延迟驱动模块与继电器阵列构成。本发明的主要优点为:开关导通电阻小,关断电阻大;由计算机进行控制,方便实现自动化;成本低,体积小。 | ||
搜索关键词: | 一种 线列多路 开关 | ||
【主权项】:
一种线列多路开关,包括:计算机串口、电平转换模块、计数器模块、译码器模块、延迟驱动模块和继电器阵列,其特征在于:所述的计算机串口是RS‑232串口;所述的电平转换模块是具有两路分别将电平A转换为电平B功能的电平转换模块,其中,A=12V或‑12V,B=5V或0V,且当A=12V时,B=5V,当A=‑12V时,B=0V;所述的计数器模块是TTL集成电路N进制计数器模块,其中,N=8或16;所述的译码器模块是TTL集成电路M‑N译码器模块,其中,M=log2N;所述的延迟驱动模块是N路并排的延迟驱动单元;所述的继电器阵列是N路并排的微型继电器;线列多路开关中,计算机串口的DTR端与电平转换模块的第一路电平输入端相连,计算机串口的RTS端与电平转换模块的第二路电平输入端相连,电平转换模块的第一路电平输出端与计数器模块的计数端相连,电平转换模块的第二路电平输出端与计数器模块的清零端相连,计数器的输出端分别与译码器的输入端相连,译码器的输出端分别与延迟驱动模块的延迟驱动单元输入端相连,延迟驱动模块的延迟驱动单元的输出端正负极与继电器阵列的微型继电器输入端正负极相连。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院上海技术物理研究所,未经中国科学院上海技术物理研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310150763.X/,转载请声明来源钻瓜专利网。
- 上一篇:油井井口防喷装置
- 下一篇:一种激光打印机中的显影辊