[发明专利]用于应用处理器和存储器集成的薄3D扇出嵌入式晶片级封装(EWLB)

摘要

本发明涉及一种用于应用处理器和存储器集成的薄3D扇出嵌入式晶片级封装(EWLB)。本发明涉及一种具有多个第一半导体管芯的半导体器件，该第一半导体管芯具有沉积在第一半导体管芯的第一表面上和第一半导体管芯周围的密封剂。在密封剂上和第一半导体管芯的与第一表面相对的第二表面上形成绝缘层。该绝缘层包括在第一半导体管芯上的开口。在第一半导体管芯上在开口内形成第一导电层。在第一导电层上形成第二导电层以形成垂直导电通孔。第二半导体管芯被置于第一半导体管芯上且被电连接到第一导电层。将凸点形成在第一半导体管芯的占位面积外的第二导电层上。第二半导体管芯被置于有效表面或第一半导体管芯的后表面上。

主权项

一种制造半导体器件的方法，包括：提供多个第一半导体管芯；在第一半导体管芯的第一表面上和第一半导体管芯周围沉积密封剂；通过以下步骤来在第一半导体管芯上形成薄膜互连结构：在所述密封剂和所述第一半导体管芯上形成绝缘层，在所述绝缘层上并且从所述第一半导体管芯的占位面积外延伸地形成多个导电迹线，以及在所述第一半导体管芯的占位面积内穿过所述绝缘层形成多个导电通孔，其中所述导电通孔均从所述第一半导体管芯上的所述薄膜互连结构的第一表面延伸到与所述薄膜互连结构的第一表面相对的所述薄膜互连结构的第二表面；提供第二半导体管芯；在所述第二半导体管芯的有效表面上沉积导电凸点；以及将所述第二半导体管芯安装到所述薄膜互连结构的第二表面，其中所述导电凸点从所述第二半导体管芯的有效表面延伸到所述薄膜互连结构的第二表面，其中所述导电通孔从所述第一半导体管芯的有效表面延伸到所述导电凸点以在所述第一半导体管芯和第二半导体管芯之间提供电信号的垂直下拉式路由。