[发明专利]面向可重构阵列的多参数融合性能建模方法有效
申请号: | 201310156766.4 | 申请日: | 2013-04-28 |
公开(公告)号: | CN103218347A | 公开(公告)日: | 2013-07-24 |
发明(设计)人: | 尹首一;刘大江;刘雷波;魏少军 | 申请(专利权)人: | 清华大学 |
主分类号: | G06F15/80 | 分类号: | G06F15/80 |
代理公司: | 北京清亦华知识产权代理事务所(普通合伙) 11201 | 代理人: | 张大威 |
地址: | 100084 北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种面向可重构阵列的多参数融合性能建模方法,该建模方法将一个任务分解成一系列连续的阵列操作p=[1,P],则任务总体执行时间等于多次阵列操作的重构周期数,数据载入周期数,阵列计算周期数以及数据存储周期数的总和再乘以阵列工作频率,即:其中,TET表示任务的总体执行时间,f表示阵列工作的频率,其中CFC表示重构周期,LDC表示数据载入周期,CPC表示阵列计算周期,STC表示数据存储周期。本发明能够精确地、完善地把可重构处理器的总体执行时间解析的表达出来,以此总体执行时间的性能模型,为用户的算法映射提供了评估和指导意义。 | ||
搜索关键词: | 面向 可重构 阵列 参数 融合 性能 建模 方法 | ||
【主权项】:
一种面向可重构阵列的多参数融合性能建模方法,其特征在于,将一个任务分解成一系列连续的阵列操作p=[1,P],则任务总体执行时间等于多次阵列操作的重构周期数,数据载入周期数,阵列计算周期数以及数据存储周期数的总和再乘以阵列工作频率,即: TET = 1 f Σ p ∈ P ( CFC p + LDC p + CPC p + STC p ) , 其中,TET表示任务的总体执行时间,f表示阵列工作的频率,其中CFC表示重构周期,LDC表示数据载入周期,CPC表示阵列计算周期,STC表示数据存储周期。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310156766.4/,转载请声明来源钻瓜专利网。