[发明专利]NMOS晶体管及其形成方法、CMOS晶体管及其形成方法有效
申请号: | 201310156945.8 | 申请日: | 2013-04-28 |
公开(公告)号: | CN104124169B | 公开(公告)日: | 2018-06-01 |
发明(设计)人: | 谢欣云 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/283;H01L29/78;H01L29/49;H01L27/092;H01L21/8238 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 骆苏华 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种NMOS晶体管及其形成方法、CMOS晶体管及其形成方法。所述NMOS晶体管的形成方法包括:提供衬底,所述衬底上设置有伪栅结构;在所述衬底上形成层间介质层,所述层间介质层的上表面与所述伪栅结构的上表面齐平;去除所述伪栅结构以在所述层间介质层中形成沟槽;在所述沟槽的底部和侧壁依次形成高k介质层、扩散阻挡层、N型功函数金属层和栅金属层。本发明所提供的NMOS晶体管的形成方法中,形成了扩散阻挡层,该扩散阻挡层可以防止N型功函数金属层中的铝发生扩散,因而能够防止高k介质层被金属损害,防止发生时变击穿效应,使形成的NMOS晶体管更加稳定耐用。 | ||
搜索关键词: | 扩散阻挡层 伪栅结构 衬底 层间介质层 高k介质层 金属层 上表面齐平 栅金属层 介质层 上表面 侧壁 击穿 时变 去除 金属 扩散 损害 | ||
【主权项】:
1.一种CMOS晶体管的形成方法,其特征在于,包括:提供衬底,所述衬底包含第一区域和第二区域,所述第一区域和第二区域上分别设置有伪栅结构;在所述衬底上形成层间介质层;去除所述伪栅结构,在所述层间介质层中形成沟槽;同时在所述第一区域和第二区域的所述沟槽中依次形成高k介质层、P型功函数金属层和第一金属层;去除所述第二区域上的所述第一金属层和P型功函数金属层,以在所述层间介质层中形成凹槽;在所述凹槽中依次形成扩散阻挡层、N型功函数金属层和第二金属层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310156945.8/,转载请声明来源钻瓜专利网。
- 上一篇:控制浏览器运行的方法和装置
- 下一篇:一种无固定算法密匙加密技术方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造