[发明专利]基于FPGA的TDC-GP2测时范围高精度扩展电路

摘要

一种基于FPGA的TDC-GP2测时范围高精度扩展电路，主要包括FPGA模块、控制模块、延时单元、激光发射单元、两个激光接收单元、计数模块、TDC-GP2矫正模块、TDC-GP2测时模块和计算机；FPGA模块分频产生周期1us信号，其一路输入至TDC-GP2矫正模块与TDC-GP2测时模块Start输入端，另一路经延时后触发激光发射产生激光脉冲，接收后得到的第一脉冲输入至TDC-GP2测时模块Stop1输入端，以及TDC-GP2矫正模块Stop1与Stop2输入端，TDC-GP2矫正模块用于精确测量FPGA分频产生信号周期，计数模块计算第一脉冲与第二脉冲间分频信号脉冲个数，将各项数据输入计算机即得到高精度测时结果；本发明利用FPGA模块分频产生的信号作为测量时间间隔的辅助信号，并通过TDC-GP2矫正模块准确测量其精确周期，实现高精度的测时范围扩展。

主权项

一种基于FPGA的TDC‑GP2测时范围高精度扩展电路，其特征在于：包括晶振（2），晶振（2）的输出端（14）与FPGA模块（1）的第一输入端（15）相连，电源（3）的输出端（16）与FPGA模块（1）的第二输入端（17）相连，调试与下载（4）的输出端（18）与FPGA模块（1）的第三输入端（19）相连，FPGA模块（1）的第一输出端（20）与控制模块（5）的输入端（21）相连，FPGA模块（1）的第二输出端（23）与延时单元（6）的输入端（24）相连；所述延时单元（6）的输出端（25）与激光发射单元（7）的输入端（26）相连，激光发射单元（7）的输出端（27）与第一激光脉冲接收单元（8）的输入端（28）相连，第一激光脉冲接收单元（8）的输出端（29）与TDC‑GP2测时模块（11）的Stop1输入端（34）相连，TDC‑GP2测时模块（11）的输出端（36）通过SPI与计算机（13）的第一输入端（46）相连，反射激光脉冲通过第二激光脉冲接收单元（9）的输入端（30）接收，第二激光脉冲接收单元（9）的输出端（31）与TDC‑GP2测时模块（11）的Stop2输入端（35）相连，第一激光脉冲接收单元（8）的输出端（29）与计数模块（12）的第一输入端（37）相连，第二激光脉冲接收单元（9）的输出端（31）与计数模块（12）的第二输入端（38）相连，计数模块（12）的输出端（39）通过SPI与计算机（13）的第二输入端（47）相连；所述控制模块（5）的输出端（22）输出控制TDC‑GP2矫正模块（10）与TDC‑GP2测时模块（11）的控制信号，分别与TDC‑GP2矫正模块（10）的输入端（40）以及TDC‑GP2测时模块（11）的输入端（32）相连，FGPA模块（1）的第二输出端（23）输出分频信号，分别与TDC‑GP2矫正模块（10）的Start输入端（41）以及TDC‑GP2测时模块（11）的Start输入端（33）相连，第一 激光脉冲接收单元（8）的输出端（29）分别与TDC‑GP2矫正模块（10）的Stop1输入端（42）以及Stop2输入端（43）相连，TDC‑GP2矫正模块（10）的输出端（44）通过SPI与计算机（13）的第三输入端（45）相连。